在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5250|回复: 14

[求助] verilog面试该怎么准备?

[复制链接]
发表于 2015-1-12 21:55:23 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
公司做ip软核的,会考哪些啊,求各位大神帮帮忙!!!!
发表于 2015-1-13 10:24:57 | 显示全部楼层
没面试过,也想知道,帮顶。
发表于 2015-1-13 10:37:26 | 显示全部楼层
没面试过 帮顶 我是做信号处理的  面试是侧重fpga 还是信号处理呢?
发表于 2015-1-13 11:09:24 | 显示全部楼层
要你写个异步fifo,问一些异步握手的问题,状态机找序列,timing arc 之类的
不过有工作经验的,还是会问问实际项目做什么的
发表于 2015-1-13 15:12:58 | 显示全部楼层
恰好本人之前也经历过这方面的面试,我稍微提两句吧,首先把基础知识准备好,一些基本的概念,例如阻塞,非阻塞,延时等等,其次一定要结合你做的项目,把关键的代码写出来,至少也要把算法,状态机说出来,最后还要根据你面试的岗位去准备,一般的话,会对异步FIFO有自己完整的理解,当然,其他的例如乘法器,除法器知道的越多越好。希望能够帮到你~
发表于 2015-1-14 08:58:00 | 显示全部楼层
至少熟悉verilog语言,选一本数字逻辑设计的书完整看一遍,练习设计一下状态机、异步FIFO、仲裁、简单接口等,如果实际设计过项目一定很有帮助,哪怕是FPGA设计。
发表于 2015-1-15 00:05:05 | 显示全部楼层
会问下基础知识和实际项目经验吧
发表于 2015-1-15 16:14:52 | 显示全部楼层
回复 1# careywang1991


    還真的沒特別注意這樣問題
    也想知道怎樣應對
发表于 2015-1-16 00:44:30 | 显示全部楼层
目测会有很多数字设计技巧的考察,比如异步处理,时序分析啥的,不光是语言。。。算法估计不会考太深吧,一般对于新人只会考察基础,不会考过多的专业知识,后面都是可以学的
发表于 2015-3-6 21:51:59 | 显示全部楼层
一般对于新人只会考察基础,不会考过多的专业知识
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 14:31 , Processed in 0.023637 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表