在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2568|回复: 1

[求助] 假如有delay line的话,综合脚本如何编写

[复制链接]
发表于 2013-9-27 15:57:18 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
问题如下:
clk_in 进来经过 延迟可调的一条delay line得到clk_delayed供内部使用。
一种做法是:
create_clock -period 5 clk_in
create_generated_clock -name clk_delayed -source clk_in [get_pins xxx/xxx/clk_delayed]
然后互相设置为false path (当然,design中有正确的同步逻辑)

另一种做法是:
create_clock -period 5 clk_in
create_clock -period 5 clk_delayed
不管三七二十一,delay line的输出一律当做独立时钟。然后后端的时候注意一下delay line拜访的位置。

一直不太清楚假如有delay line存在的情况下,整个flow应该如何介入保证timing不会误报也不会漏报,不知道有没有这方面的资料或者经验可以分享?谢谢啦
发表于 2015-3-8 17:50:41 | 显示全部楼层
同问,我也遇到了这方面的问题,楼主是否已经解决了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 04:18 , Processed in 0.022010 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表