设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › XILINX LVDS

返回列表发新帖

查看: 3928|回复: 6

[求助] XILINX LVDS

发表于 2014-10-28 16:14:52 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

XILINX FPGA，要用3对LVDS输入数据，需要用什么样的buffer完成差分转单端？

相关帖子

回复

使用道具举报

发表于 2014-10-28 16:27:31 | 显示全部楼层

IBUFDS

回复支持反对

使用道具举报

楼主| 发表于 2014-10-28 17:01:00 | 显示全部楼层

回复 2# yadog

好的，谢谢！

回复支持反对

使用道具举报

发表于 2014-11-7 21:31:27 | 显示全部楼层

Xilinx selectio ip核可以自定义lvds

回复支持反对

使用道具举报

楼主| 发表于 2014-11-10 18:16:26 | 显示全部楼层

回复 4# xduryan

哦哦，好的，学习了！

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

梦想天空123

发表于 2015-3-8 15:24:45 | 显示全部楼层

学习学习

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2015-3-9 10:35:38 | 显示全部楼层

参见XAPP1064

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-8-30 02:43 , Processed in 0.016443 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表