在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1425|回复: 0

[求助] 用vhdl进行altera fpga开发会遇到问题么?

[复制链接]
发表于 2015-3-23 15:26:49 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
大家好,有个问题请教:

    用来6年vhdl 和xilinx spartan 了,最近想要转入altera 器件,目的是为了使用nios
    想问大家使用vhdl进行altera fpga开发会遇到问题么?我听说altera对verilog的一些支持会更多一些
    我最近遇到一个问题,我仿真一个带有nios系统的工,如果我选择create simulation model 为 verilog, 仿真成功,但是如果我选择create simulation model 为 vhdl, 仿真失败。。。




   谢谢大家!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 04:54 , Processed in 0.014820 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表