在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
楼主: inet2012

[求助] 急求verilog编译错误” declaring global objects is a SystemVerilog feature“

[复制链接]
发表于 2015-3-25 15:09:28 | 显示全部楼层
我也遇到了一样的问题,解决方法是添加`include时,需要把 `include放在module里面,放在外面就会报错。
回复 支持 反对

使用道具 举报

发表于 2015-3-25 16:40:26 | 显示全部楼层
代码贴全啊,parameter是不是在module外面声明的?
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-10 13:56 , Processed in 0.013857 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表