在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3240|回复: 12

[讨论] ASIC怎么与FPGA搞在一起了?

[复制链接]
发表于 2015-3-17 15:43:44 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 min4max 于 2015-3-17 15:45 编辑

如题。这两可是互相排斥的一对呃。asic倒是可以与SOC一起讨论。
发表于 2015-3-17 16:16:11 | 显示全部楼层
个人看法吧 有人说 FPGA是可编程ASIC
 楼主| 发表于 2015-3-17 19:27:01 | 显示全部楼层
发表于 2015-3-18 00:09:30 | 显示全部楼层
FPGA正在向SOC转型,很多人发现纯逻辑其实开发效率很低,还是需要借助大量的硬核和软件。
发表于 2015-3-18 00:16:05 | 显示全部楼层
回复 3# min4max


   十几年后,xilinx傻逼了,FPGA永远做不过ASIC,因为ASIC在市场推动下盈利性强,而FPGA则远远落后。。。。不赚钱,谁会大批量用
发表于 2015-3-18 09:39:18 | 显示全部楼层
ASIC geng kuai
发表于 2015-3-20 00:32:55 | 显示全部楼层
不一定吧
ASIC开发周期太长,灵活性低,只能在后期降成本用ASIC
打江山肯定要用FPGA
 楼主| 发表于 2015-3-20 02:42:23 | 显示全部楼层
本帖最后由 min4max 于 2015-3-20 02:46 编辑


不一定吧
ASIC开发周期太长,灵活性低,只能在后期降成本用ASIC
打江山肯定要用FPGA
frank_chen203 发表于 2015-3-20 00:32




    这是三种不同芯片设计方式的比较:
Full Custom Design
  • Direct control of layout and device parameters
  • Longer design time
  • but faster operation
  • more dense
Standard Cell Design
  • Easier to implement
  • Limited cell library selections
Gate Array or
Programmable Logic Array Design

  • Fastest design turn around
  • Reduced Performance
全定制芯片设计周期最长但可控制所有设计要素因此芯片性能最高最快
门阵列/可编程逻辑阵列芯片设计周期最短但芯片性能最低
标准单元芯片设计周期与性能介于上面两个之间
发表于 2015-3-20 14:53:00 | 显示全部楼层
回复 7# frank_chen203


   对,打江山一般都要用FPGA。
发表于 2015-3-20 17:57:33 | 显示全部楼层
各有擅場,可互補
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-12 19:17 , Processed in 0.027600 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表