怎么对某个模块在FPGA上的位置进行约束？

zhuyuefeng2009

比如说，我有一个设计中有若干个模块:a,b,c。然后我想约束模块a在FPGA上的位置，然后我就这样在ucf文件中写：INST "a" AREA_GROUP = "CHIEN";
AREA_GROUP "CHIEN" RANGE=SLICE_X4Y22:SLICE_X15Y31;
AREA_GROUP "CHIEN" RANGE=DSP48_X0Y6SP48_X0Y7;

但是在“实现”的阶段，报错，说没有a这个实例。。（但是我在RTL代码中确实已经例化了一个实例，名字就是a）

实现的阶段，软件好像只认a/xxxxx这样的实例，但是不合理啊，在文档中也是可以直接对类似a的实例进行约束的呀。