在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1800|回复: 5

[求助] 如果一个设计的目标周期是6ns,那么加约束的时候也加6ns吗?(Xilinx)

[复制链接]
发表于 2015-3-3 20:37:34 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
如果一个设计的目标周期是6ns,那么加约束的时候也加6ns吗?我不确定约束加多少,综合工具的综合效果会比较好。
发表于 2015-3-3 21:31:10 | 显示全部楼层
过约束。
 楼主| 发表于 2015-3-3 21:38:26 | 显示全部楼层
回复 2# A1985

是不是稍微比6ns小一点就好了?比如说5.5ns?
发表于 2015-3-3 21:42:44 | 显示全部楼层
先不加任何约束 看看布局布线后时序报告结果 最大时钟频率是多少
发表于 2015-3-4 10:21:26 | 显示全部楼层
约6ns即可,一般综合工具会考虑余量。
发表于 2015-3-4 14:03:15 | 显示全部楼层
一般xilinx工具会有10%的余量,时序不够还可以调整代码风格
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-29 21:38 , Processed in 0.019244 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表