EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 31146|排名: 13

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 424 425 426 427428429 430 431 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[讨论] formality和DC中检查语法经常会出如下warning,大家如何解决？	zylxzxcyz 2014-12-17	42082	eagle654321 2015-1-5 16:26
[求助] MATLAB求助	小开 2014-12-25	12201	eagle654321 2015-1-5 16:16
[求助] PAR通过，产生bitstream报错	linghuqiubai 2015-1-4	21923	418478935 2015-1-4 23:25
[讨论] 求解将时钟信号连接到 DUAL/GCLK引脚上的方法	thereywb 2015-1-4	01797	thereywb 2015-1-4 19:34
[求助] 【急】ISE MAP 时报错（ML505开发板, bankless pin）	fanny_haiyun 2015-1-4	02424	fanny_haiyun 2015-1-4 18:56
[求助] LWIP txperf.c中SEND_BUFSIZE设置小了为什呢会报错	zxlyyl 2015-1-4	01733	zxlyyl 2015-1-4 18:30
[求助] 请问谁有MARVEL公司的88E11116的开发资料，谢谢	wandtdk 2015-1-4	02156	wandtdk 2015-1-4 17:24
[讨论] verilog 编码问题求解答 ...2	zl138764 2014-12-18	134687	layueliuhuo 2015-1-4 13:35
求助在altera的FPG实现CDR时钟数据恢复 ...2	qinjian198391 2009-3-7	114959	lipenghbu 2015-1-4 13:34
[求助] ISE时序不通过时能布线吗？	linghuqiubai 2014-12-31	22526	linghuqiubai 2015-1-4 08:59
[讨论] 各位前辈，求助：FPGA上的代码怎么进行后端实现，要做哪些方面的更改呢 ...2	jackwei1987 2014-6-12	126052	jackwei1987 2015-1-4 00:10
[求助] ubuntu下安装modelsim	iHola 2014-12-29	12475	dongzi2012 2015-1-3 14:30
[原创] 高手进来：关于余量slack的一点思考 ...2 3 4 5	zhinvxing 2011-3-1	4417127	macharith 2015-1-3 08:10
[求助] 面试小考题，有图有真相！ ...2 3 4	chris_li 2011-12-27	3112671	hhpingyear 2015-1-2 11:47
[求助] 关于一个移位操作电路的实现	hgd1505570 2014-12-29	72794	dongzi2012 2015-1-1 21:42
[求助] 请教FPGA中建立时间违例的解决方法 ...2	sqqwm 2014-12-12	105979	sqqwm 2015-1-1 21:17
[求助] verilog always综合出来的信号没有经过触发器	Jason_xx 2014-12-30	94758	tobymouse 2015-1-1 13:46
[求助] 求教：：cycloneIV 报以下错误。请问该如何解决这类问题？或者去哪里找答案啊？	shandongtou 2014-12-28	24694	nyz974 2015-1-1 13:14
[资料] Centos 6.5 Win7 双操作系统安装步骤	chenshoujin 2014-12-31	02481	chenshoujin 2014-12-31 21:51
[讨论] 小白求助，一个电路问题 ...2	哎呦达s尔王 2014-12-24	164987	哎呦达s尔王 2014-12-31 20:44
[求助] USB3.0 PC端口异常现象。。求助各位啊。。	icefirelight 2014-12-31	01411	icefirelight 2014-12-31 17:59
[资料] 共享DDR2资料，求高速串口数据校正程序	phoenix_heart 2014-10-13	52796	yangzhuli 2014-12-31 14:13
[求助] verilog DFF reset时赋值问题	muzilinvkouyue 2014-11-5	52787	kakashang 2014-12-31 12:45
[求助] 状态机编码仿真出问题？	Herrywl 2014-12-30	43002	Herrywl 2014-12-31 10:36
[求助] vivado 2013.01只能生成vhdl的block ram的core文件	hongyijia13 2013-8-1	46035	cy_ygs 2014-12-31 10:32
[求助] xilinx RAM使用时，地址比数据慢一拍	浮城记忆 2014-12-29	73705	cy_ygs 2014-12-31 10:19
[求助] Altera FPGA程序封装	topggmq 2014-11-27	32810	cy_ygs 2014-12-31 09:35
[求助] 求IC设计服务器配置	清水一杯 2014-12-29	12584	davisleey 2014-12-30 14:17
[求助] 求助，Chipscope中遇到的奇怪问题 ...2 3	prototyping 2014-4-5	218755	zcjzcj11 2014-12-30 09:03
[求助] 请教一个关于synplify综合约束的问题？	xiao_jie 2010-8-28	84486	flyhouse112 2014-12-29 23:54
[求助] centos synopsys VCS的license	dlb05061131 2013-1-29	35650	yangyuhang 2014-12-29 23:41
[求助] modelsim学习书籍求推荐	vgreen 2014-12-29	32115	hhpingyear 2014-12-29 22:42
[求助] verdi FSDB 波形问题	stone14041 2011-2-26	86570	yansuanxiti 2014-12-29 22:32
[求助] 关于级联PLL后输入时钟和最终输出时钟的相位关系（图）。 ...2	zhuyuefeng2009 2014-12-19	117833	xduryan 2014-12-29 22:24
[原创] ise14.7不能用modelsim10.1a仿真，求解决办法。	vgreen 2014-12-29	22932	flosan 2014-12-29 19:18

1 ... 424 425 426 427428429 430 431 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 31146|排名: 13

快速发帖

浏览过的版块

站长推荐 /1