在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[原创] 大家有没有什么调试CPLD的好方法? insunshinecn 2015-2-6 42674 standin000 2015-2-7 14:41
[原创] 基于FPGA的以太网系统软硬件实现方案 aiyinsitan02 2014-6-19 73741 wangj929281 2015-2-6 09:46
[求助] 多模块控制一个外部存储器,用总线可以吗? zyj3334683 2014-12-9 53228 michxia 2015-2-6 08:43
[求助] 怎样设定电路里的移位都用barrel shifter? baona91 2015-1-16 66380 baona91 2015-2-5 20:16
[求助] modelsim6.2 license求告知!谢谢了! sekong179 2015-2-5 01657 sekong179 2015-2-5 15:57
[资料] 京微雅格FPGA M5 与 软件Primace 资料 momojinshao 2014-12-14 33454 fanpanfeng 2015-2-5 13:42
[求助] 数字IC求大神帮助  ...2 cjl_long 2013-4-7 195735 keppel7000 2015-2-5 12:02
[求助] 我下的ISE14.4,为什么能综合,不能translate,没有提示任何错误?  ...2 mjl-0708 2014-11-15 107538 schottky163 2015-2-5 11:06
[讨论] capture time not met albert_shao 2015-2-4 01821 albert_shao 2015-2-4 23:34
[求助] 大家有没有什么2000元左右的USB逻辑分析仪推荐? Eleven_wsy 2014-11-1 42724 hometainan 2015-2-4 23:07
[求助] 这两个软件有什么区别呢?学校的下载链接 zhuyuefeng2009 2015-2-4 11909 chipless 2015-2-4 22:59
[讨论] FPGA连续数据包的缓存设计,大婶们来讨论下? glace12123 2015-1-31 22571 wgej1987 2015-2-4 14:58
[求助] 有谁给讲讲multiboot 小金豆 2014-12-25 22357 skylikeme 2015-2-4 10:16
[其它] 咨询FPGA启动可以分哪几种 jiangzhb 2015-1-7 12723 skylikeme 2015-2-4 10:09
[其它] FPGA选型需要考虑哪些方面 jiangzhb 2015-1-7 22857 skylikeme 2015-2-4 10:08
[求助] 请问ise 14.x版本能兼容win7 64系统吗? ahczqmz 2015-1-1 32834 skylikeme 2015-2-4 10:07
ASIC和ASSP的区别是什么? chenzhao.ee 2009-5-29 49075 a274420000 2015-2-4 09:54
[求助] 公司想采购一批板子,要国产的求助。 b242309883 2015-1-15 42399 skylikeme 2015-2-4 09:38
[求助] 神牛们,帮我看看Altera FPGA 这两个问题, pengruojing 2015-2-4 02045 pengruojing 2015-2-4 08:12
[求助] 调试FPGA程序 ladada 2015-2-2 32688 fanpanfeng 2015-2-3 22:42
[求助] 异步FIFO读数据问题  ...2 tcswyy999 2015-1-13 127698 fanpanfeng 2015-2-3 22:35
[求助] ISE Design Suite 14.6 打不开 mori吻刎 2015-2-3 13392 acgoal 2015-2-3 21:53
[求助] aurora 复位reset, gt_reset求助 cornhill 2015-2-2 23922 cornhill 2015-2-3 20:00
[原创] 为什么PCI 64bit的性能只有66MHz呢? chinahhucai 2015-2-3 32592 xiaojigao 2015-2-3 19:24
[求助] 对矩阵进行三角化的电路 怎么设计? zhuyuefeng2009 2015-2-3 01783 zhuyuefeng2009 2015-2-3 16:06
[求助] library compiler求助 mars_bmx 2013-6-10 44954 陈峰mbsky 2015-2-3 15:16
[求助] y(k)=ay(k-1)+x(k)对应的电路图是这样的吗? zhuyuefeng2009 2015-2-1 32641 zhuyuefeng2009 2015-2-3 10:03
[原创] 请教 insunshinecn 2015-2-2 12474 liuguangxi 2015-2-2 23:15
[求助] Xilinx Virtex-5中的PLL使用问题 gbsid 2012-10-11 512019 polozpt 2015-2-2 20:20
[求助] AD与FPGA级联相关时序处理问题 lcxi2727 2015-1-29 93713 michxia 2015-2-2 15:04
[求助] 谁知道怎么放宽除法电路的时序(常见的那种,如图,不要用交织) zhuyuefeng2009 2015-1-31 32386 zhuyuefeng2009 2015-2-2 14:10
[求助] FPGA内部管脚连接 jingboaoyou 2015-2-2 01489 jingboaoyou 2015-2-2 10:26
[求助] 關於VLSI数字信号处理系统:设计与实现 beckham07360736 2010-1-5 43767 tunable_ads 2015-2-1 20:59
[讨论] Xilinx FPGA 怎么做 Power Gating 或者 Clock Gating ttxs2009 2015-1-31 35478 liuguangxi 2015-2-1 20:53
[讨论] reg的clk gating问题 我擦泪 2015-1-30 64369 ttxs2009 2015-2-1 14:24
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 用户协议&隐私声明| 版权投诉通道| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-12-26 13:18 , Processed in 0.052537 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块