Xilinx Virtex-5中的PLL使用问题

gbsid · 发表于 2012-10-11 08:43:15

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

最近在用Virtex-5做项目的原型验证，想要使用这款fpga内部的pll来模拟项目中的pll。不知道怎么样将产生好的pll加入到工程里面，请大侠指导。
我具体做的步骤如下：
1、通过ise的core generator工具产生了一个v5的pll
2、通过synplify综合工具将整个系统进行了综合，也将产生的pll的verilog文件放到整个系统中一起进行了综合
3、通过ise创建pr工程，在这一步我不知道需要把第一步产生的pll什么文件导入到工程中（我是没有导入任何pll相关的信息，我觉得既然我已经在synplify中导入了pll的verilog文件，应该在ise中会自动调用pll的相关信息）

以上是我的综合步骤，不知道是否正确

eaglelsb · 发表于 2012-10-11 09:21:30

之前的.v文件只是个黑盒，综合时会成黑盒，布线阶段需要网表。把同时生成的一样.ngc文件放在工程目录下，就能PR过去了。

gbsid · 发表于 2012-10-11 12:18:03

回复 2# eaglelsb

通过core generator产生的pll没有ngc文件，但是有cgc文件，可是不能载入啊
，产生的memory倒是有ngc文件，

eaglelsb · 发表于 2012-10-11 12:54:34

回复 3# gbsid

可以直接用原语在RTL中例化PLL或DCM，一般XILINX的器件使用DCM更多一些，

fwfjndx · 发表于 2015-2-2 11:59:06

如何在ISE中直接例化原语呢

polozpt · 发表于 2015-2-2 20:20:57

之前的.v文件只是个黑盒，综合时会成黑盒，布线阶段需要网表。把同时生成的一样.ngc文件放在工程目录下，就 ...
eaglelsb 发表于 2012-10-11 09:21

登录/注册后可看大图

ngc文件

[求助] Xilinx Virtex-5中的PLL使用问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块

站长推荐 /1