数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 7 |主题: 31357|排名: 8

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 425 426 427 428429430 431 432 ... 896 / 896 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 关于ADFPGA时序处理的相关问题2	lcxi2727 2015-1-31	12706	lcxi2727 2015-1-31 21:49
[求助] 请教，FPGA读写SRAM时序约束	micosin 2015-1-31	02741	micosin 2015-1-31 21:22
[原创] 大家帮下看看这个VHDL代码实现的功能是啥？	micHA 2015-1-29	42630	StrayCat 2015-1-31 19:14
[求助] 如何判断一个离散时间系统是线性还是非线性的（附带的，是时变的还是非时变的）？	zhuyuefeng2009 2015-1-31	02354	zhuyuefeng2009 2015-1-31 14:28
[求助] ASIC中衡量复杂度的单位GE是什么意思？组合逻辑和寄存器的GE应该怎么算？	zhuyuefeng2009 2015-1-30	12344	liuguangxi 2015-1-30 23:29
[求助] 时钟通信时，接口部分能读取到数据，但偶尔出现判定不了上升沿！	n1991i 2015-1-29	63508	tang6111111 2015-1-30 22:38
[求助] MIG控制DDR2，自带仿真文件phy_init_done一直拉低	jie768029 2014-6-29	44789	shirancq 2015-1-30 22:37
[求助] +neg_chk 是什么意思	109010118 2015-1-30	22826	qladxk2008 2015-1-30 21:59
[求助] 加了 (KEEP="TRUE") 前缀，怎么还是被优化了	yangchao1t 2012-10-16	816674	hnuwyf 2015-1-30 10:45
[求助] port xx not found in the connected module	christsong 2015-1-29	13571	christsong 2015-1-29 21:27
[求助] 如何将ISE里面*.v的文件和XPS嵌入的软核一起输出到SDK中？	520810 2014-4-22	64168	shirancq 2015-1-29 21:18
[求助] CRC除法的余数为什么跟普通除法产生的余数不一样	159357a001 2015-1-25	63001	159357a001 2015-1-29 18:42
[讨论] nanosim spice-top仿真	fengzhishang58 2011-4-26	23555	chenniao 2015-1-29 17:32
[求助] 将VLSI的书上说的replication什么意思？	zhuyuefeng2009 2015-1-29	11583	zhuyuefeng2009 2015-1-29 16:46
请教LVTTL与LVCMOS区别 ...2	zhdang 2004-7-19	1215581	fwfjndx 2015-1-29 16:46
[求助] 请问怎么判断以太网数据帧何时结束？ ...2	123zxc123 2011-1-12	1111287	05103028 2015-1-29 15:35
[求助] 请教一个关于Xilinx pcie的问题	xduryan 2015-1-27	22431	eaglelsb 2015-1-29 14:10
[求助] 哪位大神再做乘法器，小妹为了毕业求帮助呀！！！~	sijk 2014-11-27	94231	icie 2015-1-29 12:43
[求助] 关于spartan6 srio的问题	gygyg 2015-1-26	64129	gygyg 2015-1-29 11:49
[求助] 请问qualtus2里面带不带cordic的IP core？	wandergone 2010-12-26	12623	wandergone 2015-1-29 10:03
[求助] 相同模块例化成ABC三相给同样的输入而输出得到了不同的结果 ...2	lhg09@qq.com 2015-1-23	145652	教父 2015-1-28 20:43
[求助] 大家觉得数字前端还是FPGA	lijuanwei 2015-1-28	23239	lijuanwei 2015-1-28 19:46
[求助] DC综合问题	djsly4321 2015-1-28	22925	djsly4321 2015-1-28 18:28
[求助] 求助如何判断verilog的parameter的值	zsftm 2014-3-26	56958	zsk_nuaa 2015-1-28 17:30
[求助] FPGA没反应 ...2	xianrui1989 2012-8-9	158240	liang418113611 2015-1-28 17:02
[求助] 2.5万门是个什么概念？	zhuyuefeng2009 2015-1-18	32370	keppel7000 2015-1-28 16:33
[求助] 新人请教一个Vivado的debug问题	一语奔驰 2015-1-28	01537	一语奔驰 2015-1-28 16:21
[求助] 7k325t关于GTX的时钟问题	电脑右键 2015-1-28	04092	电脑右键 2015-1-28 10:43
[求助] modelsim帮助文档看不了	小工兵 2015-1-28	01111	小工兵 2015-1-28 09:01
[求助] 关于I2C 从机的设计问题 ...2	Felix_ZYF 2015-1-26	135340	cutfor 2015-1-27 23:49
[讨论] RTL中clk模块插入库文件	我擦泪 2015-1-26	32366	我擦泪 2015-1-27 19:25
[求助] 求一个fir插值滤波器的Verilog设计代码，感激	lvzhao927 2015-1-24	23281	U201015703 2015-1-27 18:48
[弱问]关于关键路径 ...2 3	songchao0621 2007-11-22	2713462	xunzhaoziwo 2015-1-27 16:02
FPGA时钟电路设计的一个例子 ...2 3 4	dudu 2009-11-22	3713192	tyb0220 2015-1-27 14:18
[求助] FGPA时序问题	P31014036 2015-1-26	32674	P31014036 2015-1-27 11:41

1 ... 425 426 427 428429430 431 432 ... 896 / 896 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 7 |主题: 31357|排名: 8

快速发帖

浏览过的版块

站长推荐 /1