EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31145|排名: 9

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 425 426 427 428429430 431 432 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[原创] 哪位高手提供个modelsim10.0c版本软件的下载连接 - [悬赏 5 信元资产]	vgreen 2014-12-29	22708	freedomistic 2014-12-29 14:15
[讨论] 关于短距离无线通信芯片内部时钟的问题	kadingche111222 2014-12-27	93210	wgej1987 2014-12-29 11:27
[求助] 求教如何在EDK中将程序烧写进flash，谢谢！	1991邂逅1991 2014-12-29	11639	1991邂逅1991 2014-12-29 10:09
[求助] 帧聚合机制的FPGA实现	cyaozeng 2014-12-29	02089	cyaozeng 2014-12-29 10:06
[原创] 利用Verilog hdl实现HDB3码	hangyanxi 2014-12-27	22604	hangyanxi 2014-12-28 10:28
[招聘] 上海安路-国产FPGA 招聘 AE/FAE攻城师	chyeah 2014-10-22	13181	bakelay 2014-12-28 09:55
[转贴] ISE工程关闭后再打开还能接着原来的继续仿真吗	sdhc2012 2014-12-26	12845	liuguangxi 2014-12-27 21:06
[求助] modelsim-se-10.3c	chenlidong 2014-12-26	31259	君莫问 2014-12-27 19:51
[求助] modelsim-se-10.3c	chenlidong 2014-12-26	11075	freedomistic 2014-12-27 17:48
[求助] 关于可综合的VERILOG代码	麦林炮娘 2014-12-22	52564	freedomistic 2014-12-27 17:24
[求助] 求助 quartusII 问题	雪若寒 2014-12-26	22056	freedomistic 2014-12-27 17:20
[求助] 求助：quatus ii 11.0 怎么在一个工程里调用另外一个工程	nizw 2014-12-26	22491	freedomistic 2014-12-27 17:07
[求助] xlinx V7板上利用PCIE驱动通信问题	hangyanxi 2014-12-27	01887	hangyanxi 2014-12-27 10:54
[讨论] 《数字集成电路设计透视》等这些书是做数字哪方面的人需要的？	mpbseu 2012-10-17	32936	董小三 2014-12-27 07:37
[求助] DDR3 MIG约束文件	fanny_haiyun 2014-12-22	64771	xduryan 2014-12-26 20:53
[求助] DDR3 MIG 时钟问题	fanny_haiyun 2014-12-26	02380	fanny_haiyun 2014-12-26 12:55
[资料] modelsim-se-10.3c	chenlidong 2014-12-26	01250	chenlidong 2014-12-26 11:01
[求助] 乘法器IP核的使用问题	ChenshJoy 2014-12-23	43396	418478935 2014-12-26 00:29
[求助] DDR2 约束文件	fanny_haiyun 2014-10-13	12285	gjb649666926 2014-12-26 00:20
[求助] DDR2 时序约束不满足	fanny_haiyun 2014-10-13	74852	gjb649666926 2014-12-26 00:15
[原创] 求大神指教这是为什么？	kellyyang 2014-12-24	52338	zhy1987 2014-12-25 19:46
[求助] 期末项目，求吧友指点。谢谢	guoyunkai 2014-12-25	01947	guoyunkai 2014-12-25 18:53
[求助] 互补cmos静态全加器的逻辑努力	puyaraimondii 2013-10-27	25450	guoyunkai 2014-12-25 18:39
[求助] ISE时序报告中的关键路径	polozpt 2014-12-23	23240	鬼舞十七 2014-12-25 18:10
[求助] 为什么用笔记本做完VGA实验显示屏没有结果	Lynn3080 2014-12-25	01408	Lynn3080 2014-12-25 17:46
[求助] LPC Connector中时钟线如何连接	fanny_haiyun 2014-12-25	12374	fanny_haiyun 2014-12-25 17:44
[求助] 求 modelsim 下载地址及破解	Civil86 2012-11-2	11901	jungle19 2014-12-25 17:10
[求助] altera SDI IP问题	ykydd@163.com 2014-12-23	12980	murphy522 2014-12-25 17:01
[求助] 东京电子器件账户	wumengnan 2014-12-25	02047	wumengnan 2014-12-25 16:51
[求助] 谁有可用的基于FPGA的OFDM代码？	would2010123 2014-12-23	32547	troore 2014-12-25 16:48
[求助] 求助：vivado中clock interaction中的partial False path的意思	masure 2014-12-25	12894	troore 2014-12-25 16:46
请教大家一个很弱质的问题？usb的NRZI编解码怎么实现的 ...2	woaishijie 2006-8-2	1511856	jsycjxx 2014-12-25 15:30
[求助] DC综合时的一个问题	fresh116 2014-12-22	22926	fresh116 2014-12-25 08:51
[求助] 关于Altera AOCL	zxy901109 2014-12-25	01751	zxy901109 2014-12-25 05:13
[讨论] ise综合后得到的最大频率的意义	polozpt 2014-12-8	32860	gjb649666926 2014-12-25 01:33

1 ... 425 426 427 428429430 431 432 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31145|排名: 9

快速发帖

浏览过的版块

站长推荐 /1