关于I2C 从机的设计问题

Felix_ZYF

回复 9# ddxx


   不过SDA、SCL和内部的快速时钟是异步的啊，异步信号不是需要至少打两拍才能消除亚稳态嘛？

Felix_ZYF

回复 10# wgej1987


   采样时钟频率时SCL的四倍，也不能满足检测SCL下降沿的时间点处在SCL的低电平周期吧。。。感觉至少要8倍。。不知道对不对啊。。。

wgej1987

采样时钟越快你i2c能达到的速度越快，具体几倍我也不知道，你可以自己算算，再加上setup，hold。同步的做法必须要采样时钟，不过保险，不过因为scl有毛刺什么引起错误。

cutfor

回复 7# Felix_ZYF

SCL低电平下你要打两拍，万一因为SCL时钟抖动问题少采到一拍怎么办。我看按你说的就八倍频，采四拍吧！