FGPA时序问题

P31014036 · 发表于 2015-1-26 14:27:36

您需要登录才可以下载或查看，没有账号？注册

x

刚刚学习FPGA，看到时序分析时，就纳闷一个问题，为什么前一级的数据传输到后一级时，必须在下一个时钟上升沿做分析，而不能在下下个分析呢？用数学的话说，T（延迟）+T（建立时间）<n *T(时钟周期)，为什么默认n=1，而不能为2，3···

wgej1987 · 发表于 2015-1-26 17:45:32

可以啊，看你设计需不需要啊，有multicycle的

acgoal · 发表于 2015-1-26 19:37:33

一般的同步设计不涉及到multi cycle的话，就是下一个周期。

P31014036 · 发表于 2015-1-27 11:41:29

回复 2# wgej1987

长知识了

[求助] FGPA时序问题