设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 相同模块例化成ABC三相给同样的输入而输出得到了不同 ...

12 / 2 页

发新帖

楼主: lhg09@qq.com

[求助] 相同模块例化成ABC三相给同样的输入而输出得到了不同的结果

楼主| 发表于 2015-1-24 19:52:44 | 显示全部楼层

回复 5# lhg09@qq.com

模块里面有参数，但都是一样的

回复支持反对

楼主| 发表于 2015-1-24 19:51:25 | 显示全部楼层

回复 4# insunshinecn

时钟48M,今天又试了，把同一个信号送入到FPGA中两个相同的模块，一个有输出一个没有

回复支持反对

发表于 2015-1-24 19:03:23 | 显示全部楼层

时钟多少？99%的概率是低级错误。每个模块里面有没有参数定义？

回复支持反对

楼主| 发表于 2015-1-24 13:45:52 | 显示全部楼层

回复 2# songchao236
没有

回复支持反对

发表于 2015-1-24 10:27:11 | 显示全部楼层

FPGA?有没有加约束了

EETOP创芯人才网简历投递入口

回复支持反对

12 / 2 页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-4-8 23:41 , Processed in 0.020695 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表