在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2018|回复: 4

[原创] 大家有没有什么调试CPLD的好方法?

[复制链接]
发表于 2015-2-6 15:44:09 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
fpga的话我会尽量省出资源来内部逻辑分析仪调试,很方便,如果是CPLD就抓瞎了,各路大神们是怎样调试的?:
发表于 2015-2-6 20:48:26 | 显示全部楼层
也就只有逻辑分析仪了吧
发表于 2015-2-6 22:35:55 | 显示全部楼层
一种方式是在FPGA里面把代码调试完成,然后移植到CPLD中,并且保证静态时序分析都通过。
发表于 2015-2-6 23:58:12 | 显示全部楼层
cpld的代码尽量简单。。。其实CPLD的时序很好过的,毕竟它不是FPGA的LUT,级联多了存在延时问题。
建议在板子上多弄几个LED,来指示你的RTL工作状态,CPLD的编译和下载都很快,所以实时修改和上板也很简单。
还有,就是前期仿真验证要确保成功,这样CPLD代码很少出问题。
发表于 2015-2-7 14:41:32 | 显示全部楼层
尽量先仿真!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 01:03 , Processed in 0.021992 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表