在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1822|回复: 3

[求助] FPGA器件选型与极限频率有关吗?

[复制链接]
发表于 2015-2-9 16:12:05 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
如题。最近在用quartus ii 综合Verilog代码。
同一个project,器件选用的是stratix ii 和stratix v,综合后,ii的极限频率比v的极限频率高。

大家有碰到这种情况吗?
为啥会出现这种情况?
谢谢
发表于 2015-2-10 10:55:24 | 显示全部楼层
帮顶,还有这情况,差了好几代
发表于 2015-2-11 01:44:20 | 显示全部楼层
V 的架构更先进
怎么会Fmax更低呢?
发表于 2015-2-11 18:02:24 | 显示全部楼层
應該不會有這樣狀況才對~
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 08:10 , Processed in 0.017062 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表