关于短距离无线通信芯片内部时钟的问题

kadingche111222 · 发表于 2014-12-27 09:47:06

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

最近学习了点短距离无线通信芯片数字设计知识，像nrf24l01这类具有一种或者几种数据传输速率的芯片，我觉得芯片内部会产生一个数据发送速率整数倍的时钟，用来过采样数据及其它一些数据处理，但是CC1100、CC2500的数据手册中显示1.2K-500K的数据传输速率，这样如何产生这么多速率的时钟，芯片还有data rate offset compensation算法，获得时钟如果用分频的方法实现，应该挺复杂，除了锁相环我想不到好的解决方法，大家有什么高见，请大神指点！！！第一次发帖，勿喷！谢谢！

cylnpy · 发表于 2014-12-27 10:42:52

好东西，顶一下。

kadingche111222 · 发表于 2014-12-27 11:17:58

自己也顶一下，

zyp96 · 发表于 2014-12-27 18:04:56

还想问一下，是想设计这样的IC还是应用？我对这个IC也很感兴趣，不知道该用什么工艺来实现！

鬼舞十七 · 发表于 2014-12-27 18:47:53

对具体你说的这颗片子不熟悉。但数据通讯速率和时钟不是一个概念，通讯数据都有定义的位编码、帧格式，数据通讯速率是比你用的时钟要慢很多的，同一个时钟可以适应很多个通讯速率。比如在RFID和NFC领域，RFID的就是直接用从场强恢复出来的时钟当主时钟，NFC的非接部分时钟由PLL产生，PLL锁相从场强恢复出来的时钟，一般这个就是主时钟，主时钟可以通过分频产生很多需要的时钟，非接通讯的通讯数据率会比这个主时钟慢很多。

kadingche111222 · 发表于 2014-12-29 09:21:01

回复 4# zyp96 是IC设计，如果是应用的话，只要会用某一款处理器来实现SPI，并会配置寄存器控制字就好了。。。我也只是看了点数字部分的内容，模拟部分该用什么工艺我也不知道，数字部分个人认为0.18um的就行了吧。。。

kadingche111222 · 发表于 2014-12-29 09:37:14

回复 5# 鬼舞十七 这类片子的IC设计，假如100K的数据速率、8倍过采样，呢么需要一个800K的时钟，处理成基带信号，再混频加到载波上，那个片子可以配置成255*10这么多种数据速率，也就需要这么多不同频率的时钟，，，，如果是外部晶振或者PLL产生的固定频率时钟分频，这么多频率的时钟应该不好实现吧。。。

wgej1987 · 发表于 2014-12-29 10:04:47

本帖最后由 wgej1987 于 2014-12-29 10:16 编辑

用一个高频时钟，然后用COUNT分频

kadingche111222 · 发表于 2014-12-29 10:56:14

回复 8# wgej1987 数据速率1.2K-500K，可以配置成255*10这么多种数据速率，外部晶振26M，，，，，如果是分频，2550种分频出来的时钟啊。。。。

wgej1987 · 发表于 2014-12-29 11:27:34

2^12=4096,12个寄存器开销不大

[讨论] 关于短距离无线通信芯片内部时钟的问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2