在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3167|回复: 6

[求助] 菜鸟求教,关于FPGA、ASIC和IP核的问题

[复制链接]
发表于 2014-9-15 09:46:58 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
1.我们目前在matlab上仿真了一个飞行器的控制系统,然后想把这个系统做成硬件电路板,听说FPGA设计可以代替asic,我不太了解FPGA,想问一下FPGA如何能作出ASIC的版图,或者相类似的用于制作电路板的图?
2.然后就是如果应用了Xilinx的IP核,如cordic,divider,adder之类,说是不能生成BIT文件,会对生成第一个问题里的版图有影响吗?是不是需要购买才行?
 楼主| 发表于 2014-9-15 10:23:28 | 显示全部楼层
求各位大神指点
 楼主| 发表于 2014-9-15 11:51:15 | 显示全部楼层
跪求各位指点,感激不尽
发表于 2014-9-15 13:13:30 | 显示全部楼层
1 如果没有特殊的IP需求,FPGA通常都可以替代ASIC实现,FPGA就是一块供你配置的ASIC,简单讲你把ASIC的功能是现在FPGA中,并做个pin脚输出,就可以替代,当然实际工程不会这样简单。
2 FPGA如果不做的太细致,不需要你看版图的,你说的IP,通常你看下你要买的FPGA器件支不支持,能放几个就好,cordic这种简单的应该不用买,ipcore里config一个出来可以直接用。
发表于 2014-9-15 20:20:50 | 显示全部楼层
Generally speaking, both FPGA and ASIC can realize IP function. But since different character and architecture of FPGA and ASIC, it needed to use different design architecture to implement same IP function. For example, FPGA needed to use more parallel process logic to get same timing performance as ASIC.
发表于 2015-1-11 13:41:13 | 显示全部楼层
可以先在FPGA上做功能验证呀
发表于 2015-1-11 15:07:32 | 显示全部楼层
菜鸟也疯狂
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-20 12:56 , Processed in 0.032236 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表