在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1834|回复: 3

[求助] 单纯问一下,5M时钟有必要做时序优化么

[复制链接]
发表于 2015-1-6 14:26:19 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
目前一个工作频率只有5M的板卡,时钟是另外一块板卡的FPGA输入的。出现不稳定的情况,改点东西就不正常了。难道我要做时序约束?
发表于 2015-1-6 19:45:58 | 显示全部楼层
改点东西是指改什么东西呢?  会不会是输入时钟不稳定呢
发表于 2015-1-6 23:13:21 | 显示全部楼层
。。。。。。
发表于 2015-1-7 09:59:10 | 显示全部楼层
至少保证时钟路径的干净,没有别的干扰
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 14:26 , Processed in 0.015969 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表