数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 9 |主题: 30089|排名: 11

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

123 4 5 6 7 8 9 10 ... 860 / 860 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] 有人用过Synopsys Embedit Integrator吗？ ...2	i_g 2020-7-2	146558	tvs 前天 11:16
[原创] 集成电路静态时序分析与建模-刘峰 - [悬赏 2 信元资产] ...2 3 4 5 6	songsong001 2021-5-10	5912160	yuanpin318 前天 10:04
[求助] 始终信号能接入到寄存器的D口做逻辑使用吗？ New	Wade_ 3 天前	2146	Wade_ 前天 09:34
[讨论] 假如芯片只有一个PLL，又要做clock gate	scutlee 2024-4-15	6323	scutlee 前天 09:28
[原创] PCIE New	want2019 3 天前	1204	jiangnaner 前天 07:51
[资料] c家数字DDI22.12 ...2 3	kk2009 2023-5-26	293010	kk2009 前天 01:19
[求助] 静态时序检查函数$skew的输入Limit在不同仿真平台有何限制要求	zhangyu_sh 2024-4-2	3182	binnq 3 天前
[原创] low power RTL 设计优化 ...2 3 4 5 6..30	yaya126 2017-9-9	296126298	binnq 3 天前
[资料] Verilog超详细教程 ...2 3 4 5 6..32	zxopenwgb 2016-9-18	31870859	binnq 3 天前
[调查] 平时在工程设计中 Xilinx的FPGA 常用，还是使用 Altera的FPGA 常用？ ...2 3 4 5 6..25	hongbutiao 2012-11-27	248106378	quakewangtao 3 天前
[资料] 分享Cadence XCELIUMMAIN_18.03.001 ...2 3 4 5 6..12	504472832 2018-4-16	11045800	binnq 3 天前
[求助] verilog中使用task出现的问题 ...2	hxfwdzx 2012-1-3	1317993	binnq 3 天前
[求助] MemoryCompiler Lincese识别不到, 输出错误	mmo 2024-1-24	4512	binnq 3 天前
[求助] 小数分频锁相环量化噪声问题求助	yishuibihan 2020-11-23	82899	binnq 3 天前
[求助] vcs 同步时钟采样问题-deraceclockdata没有用	xingerzh 2023-10-4	7654	binnq 3 天前
[求助] SMIC12nm 的memory compiler 如何使用 ...2 3	yue6688 2021-2-18	289017	binnq 3 天前
[原创] 写了个25g 以太网的fec rs(528,514) ...2	jennytanxx 2022-8-23	102211	wwf_fan 3 天前
[讨论] 什么情况下可以不用复位同步释放 New	scutlee 4 天前	2114	yuanpin318 3 天前
[资料] LEDA培训讲义 ...2	低空翾翔 2016-10-7	145742	yuanpin318 3 天前
[资料] uvm验证课程 ...2 3 4	fool123 2019-11-14	308886	ZQDN4 3 天前
[原创] 请教大家，vcs仿真时间如何设置？	american007 2023-5-8	61811	树欲静 3 天前
[讨论] 访问DDR如果要跨越4K地址呢	scutlee 2024-3-27	2209	yuanpin318 3 天前
[求助] 哪位大佬哥分享一下，我们一般做MCU芯片里面的Flash 模块/IP的资料 New	BRN 4 天前	1110	深圳华芯 3 天前
[求助] VC Verification IP for SPI的Datasheet New	Ellis 4 天前	0112	Ellis 4 天前
[求助] DC的相关问题	nullptr 2024-3-22	7311	robin0612 4 天前
[讨论] DDR 怎么时序约束	scutlee 2024-3-23	4296	robin0612 4 天前
[讨论] 如果用到时钟的下降沿会有什么影响？？？	scutlee 2024-4-10	7301	robin0612 4 天前
[原创] Xcelium/Jaspergold License ...2 3 4 5 6..15	dogor1 2019-4-19	14743682	eng_moh 4 天前
[原创] spyglass check rules文档仅供大家一起学习 ...2 3	licongkai 2023-2-17	222402	kaixindelei 4 天前
[求助] 华为海思&MTK&龙芯&华芯通&上海复旦微电子&高拓迅达 ...2 3 4 5 6..18	komatsu001 2016-10-27	175111586	Trlest 4 天前
[原创] Spyglass CDC检查脚本模板 ...2	ICer_hao 2024-3-6	12622	tianyin20002008 6 天前
[求助] 请问DC综合的set_max_fanout和set_max_capacitance有什么区别呢 New	xingerzh 6 天前	0112	xingerzh 6 天前
[资料] PCIE/SATA/NVME资料推荐 - [阅读权限 1] ...2 3 4 5	wonderwind 2021-10-11	427097	jw216 6 天前
[资料] PCIE协议GEN2~GEN4汇总 ...2 3 4 5 6..11	xiao_jie 2017-7-11	10127466	schui007 7 天前
[资料] Static Timing Analysis for Nanometer Designs ...2 3 4 5	lgp510775906 2020-3-30	4510954	zzhito 7 天前

123 4 5 6 7 8 9 10 ... 860 / 860 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 9 |主题: 30089|排名: 11

快速发帖

站长推荐 /2