EETOP 创芯网论坛»论坛 › IC 设计及制造（半导体、微电子）› FPGA|ASIC|IC前端设计论坛› FPGA/ASIC/IC前端设计

电子资料：5G承载光模块测试方案介绍 |有奖下载： 300信元+27个幸运抽奖）

收藏本版 (31) |订阅

IC前端设计今日: 2 |主题: 26764|排名: 11

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

讨论区只允许讨论交流不允许上传资料，更不允许任何形式的灌水！

12 3 4 5 6 7 8 9 10 ... 765 / 765 页下一页

返回

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者/时间	回复查看	最后发表


vhdl实现DES算法 ...2 3	du139123456789 2008-4-17	23775379	风释怀 2017-11-23 14:09
i2c协议 ...2 3 4	atuhappy 2003-11-2	34214324	jwenag 4 天前
[原创] PCIE x4 Gen2 高速数据传输，包括所有源代码，驱动和PC端程序 ...2 3 4 5 6..251	gvi-tech 2015-12-21	2500156212	qingtianheh 半小时前
[统计] 你是用VHDL还是用Verilog HDL？ ...2 3 4 5 6..79	buley 2011-9-8	789104900	nogains 5 天前
[原创] cadence IUS9.2 ncverilog安装方法，环境设置，原创。 ...2 3 4 5 6..84	lsqswl 2011-12-4	83093439	SJJ-NULL 2020-3-22 20:36
[原创] 两个剧牛的数字电路——异步时钟切换和倍频 ...2 3 4 5 6..35	wice3 2007-1-25	34089657	zfgu 2019-5-10 15:25
【转】我的FPGA学习历程 ...2 3 4 5 6..11	hu200298 2008-12-4	10875825	夜尽天明 2012-4-28 20:13
[讨论] 自己写的DDR2控制器（含PHY）在FPGA上跑到1066了【27楼更新手动PR/时钟树介绍】 ...2 3 4 5 6..24	Timme 2012-8-10	23268532	牛奶\|咖啡 2019-7-29 16:18
[原创] 工作10年的工程师的心得 ...2 3 4 5 6..59	dodoee 2009-11-12	58265316	夏尔 2020-3-19 17:54
[原创] 数字集成电路设计，我的梦 ...2 3 4 5 6..28	aidepei 2008-12-3	27765025	zq2164 2019-11-5 11:13
[求助] 再次遇到奇怪的问题：FPGA板子上的晶振振幅下降，导致fpga不工作。	qd0090 2011-6-10	862402	qd0090 2011-6-14 10:13
[求助] 该学哪门语言？SystemVerilog VS SystemC ...2 3 4 5 6..23	albe2t 2011-11-22	22957406	zhuangman56 5 天前
[原创] 数字IC工程师的技能树 ...2 3 4 5 6..21	arthur_wang_orz 2012-2-3	20455909	yucaoxilin 2019-4-24 17:06
[原创] 解决“Design Compiler is not enabled. (DCSH-1)”问题 ...2 3 4 5 6..18	RainskyXiang 2010-9-17	17452785	衰神 2020-3-28 12:26
[原创] IC前端设计絮论 ...2 3 4 5 6..32	jackertja 2011-5-3	31849896	Capy 2019-10-30 10:35
nvidia面试归来 ...2 3 4 5 6..22	bressanon 2006-10-20	21248583	yariyari 2014-12-15 20:32
VHDL for MPEG4 ...2 3 4 5 6..24	cdcll 2004-3-24	23746598	daheiguo 2017-7-11 22:39
[调查] 平时在工程设计中 Xilinx的FPGA 常用，还是使用 Altera的FPGA 常用？ ...2 3 4 5 6..23	hongbutiao 2012-11-27	22744877	tienluanct 4 天前
[原创] 个人写的DDR3的工作原理，欢迎大家拍砖！ ...2 3 4 5 6..40	dzplay 2015-5-23	39443920	zyh_1993 2019-7-25 09:30
如何用VHDL或verilog HDL实现时钟的2倍频？ ...2 3 4 5 6..11	xzffff 2003-8-7	10943341	wangalt 2016-6-22 11:18
[原创] 中国高科技行业现状 ...2 3 4 5 6..22	dodoee 2011-1-26	21343304	ranqi 2019-5-23 18:11
FPGA与88E1111千兆以太网实现—硬件 ...2 3 4 5 6..17	topggmq 2014-11-25	16642815	mamajie 2018-11-23 10:07
[调查] 集成电路设计是选模拟方向好还是数集或者射频？ ...2 3 4 5 6..17	mos管 2012-5-13	16141510	Asura_dp 前天 21:31
[原创] 大家好，我是《Verilog编程艺术》的作者，欢迎大家的反馈和提问 ...2 3 4 5 6..23	weijiaming 2014-3-31	22640765	落风成殇 2019-11-14 20:11
verilog中的for 语句	tatata 2008-4-22	639642	hwlyic 2008-5-7 08:01
[原创] “10010”序列检测器的状态是7个还是5个？ ...2 3 4 5 6..10	KevinIC 2011-6-1	9439441	cykablyat 2019-5-17 15:41
求助verilog的朋友	zhang21225 2007-8-28	339158	fucloudsea 2007-8-29 09:05
[原创] 特权同学倾情奉献9G海量FPGA学习资料 ...2 3 4 5 6..25	rousong1989 2014-7-17	24237942	tangrx 2019-7-9 10:44
[原创] 跟着我从零开始入门FPGA（一周入门XXOO系列） ...2 3 4 5 6..13	McuPlayer2013 2013-3-26	12337798	Henry_wang77 2020-1-18 16:59
斑竹及高手请进！“用verilog语言及QuartusII实现IIC/I2C接口” ...2 3 4	ganglg 2005-5-23	3137583	LQCONAN 2015-12-27 21:28
[原创] 我对IC设计流程的一些理解（数字IC部分） ...2 3 4 5 6..16	zlmdmeail_80 2007-10-9	15337183	无声告白 2018-4-19 15:28
[原创] FPGA的用途及前进之路 ...2 3 4 5 6..11	henghengnana 2011-8-29	10535448	RenC 2019-10-8 21:34
[求助] Vivado的debug core怎么用？ - [已解决] ...2 3 4 5	linghuqiubai 2015-5-27	4535476	小空子 2018-11-8 19:53
Synopsys已经宣布了SystemC是末路黄花 ...2 3 4 5 6..18	老扁 2004-4-8	17535038	wqs1983 3 天前
[原创] 关于altera fpga 时钟切换（clk mux）的讨论	caicaixuehua 2013-3-28	734513	Andy126 2018-12-24 16:50