FPGA/ASIC论坛讨论

[ 24664 主题 / 139028 回复 ]

版块介绍: FPGA,ASIC设计讨论及技术交流专区

版主: shiyinjita, HADIST, everhappy, yadog, tangyutao, neoitachi, dlb05061131, chinafpga, acgoal, guofu2010, arthur_wang_orz

收起/展开

本版规则

讨论区只允许讨论交流不允许上传资料,更不允许任何形式的灌水!

FPGA/ASIC论坛讨论

 类型 作者/时间 回复 查看 最后发表
common   [原创]基于FPGA之低速协议设计实验手稿及源码 附件 精华 3  ...23456..15 qinzhanao 2015-8-5 145/10082 asdGJD 5 天前 19:51
common [求助]这个synopsys破解教程具体操作 图片附件  ...23 荆雪伊人 2016-2-10 25/5642 vsop 5 天前 16:03
common   [求助]请教isolation cell的结构是什么样的? zhouchaozinc 2017-11-14 0/80 zhouchaozinc 5 天前 15:34
common   [求助]寻找熟悉ZYNQ-7000 FPGA开发板的大牛,有项目求合作 kenpu_soc 2017-11-7 2/149 YYFFLLMMNN 5 天前 11:49
common   [求助]关于Altera FPGA采用MAX器件实现动态加载的问题  ...2 IC.Michael 2017-10-16 19/519 IC.Michael 6 天前 20:46
common   [原创]Avalon总线接口模块,需要的带走 附件 xinzaihenhao 2015-10-4 3/522 nanyin_kang 6 天前 17:32
common   [原创]Verilog基本电路设计之二(时钟无缝切换) 图片附件 精华 3  ...23456..10 杰克淡定 2016-6-16 93/7347 马奎高 6 天前 15:54
common   [活动]【zynq征文】Zynq在Vivado的应用、源码 附件 精华 1  ...234 gaochy1126 2013-2-20 35/4402 easonC 6 天前 10:45
common 投票 [统计]统计你的RTL级验证工具  ...234 dreamylife 2011-11-3 38/7860 vitohong 6 天前 09:57
common   [原创]基于FPGA的RGB_YCbCr_Gray算法实现 图片附件 ninghechuan 2017-10-28 4/382 ninghechuan 6 天前 09:18
common [原创]个人写的DDR3的工作原理,欢迎大家拍砖! 图片附件 精华 1  ...23456..34 dzplay 2015-5-23 337/24698 hong0335 7 天前 16:03
common   [资料]vivado license 可用 附件  ...2 yangyanwen123 2017-4-6 10/692 wsjc1999 7 天前 11:16
common   [求助]关于modelsim的问题,求解 aftertree 2017-11-6 1/138 aftertree 7 天前 10:01
common   [讨论]什么时候用状态机? 谁枫而飘 2017-11-7 6/179 glace12123 2017-11-10 23:04
common   [原创]使用FPGA实现TM(Traffic Management)的讨论 frendy 2010-3-16 8/2405 glace12123 2017-11-10 22:54
common   [求助]请教一下xilinx MIS IP core仿真DDR3时DDR3内存初值的问题 chenbeihp 2017-11-8 4/131 glace12123 2017-11-10 22:50
common [求助]如何查看qurtues 综合后的门级网表文件呢 ? abc_ic 2017-11-9 1/108 gaurson 2017-11-10 13:51
common   [求助]状态机占的资源多吗? 谁枫而飘 2017-11-10 1/133 菜鸟要飞 2017-11-10 13:03
common   [求助]SATA接口调试 我们的事业 2017-6-6 7/208 我们的事业 2017-11-10 10:33
common   [求助]set_tlu_plus_files报错,求解 图片附件 clare20 2017-6-5 2/120 南宫恨 2017-11-10 09:05
common   [求助]如何保证电路在10%的timing偏差内还可以正常工作? mysoul 2017-11-9 1/122 Timme 2017-11-9 22:49
common   [原创]Verilog基本电路设计之三(异步FIFO) 附件 精华 3  ...23456 杰克淡定 2016-6-18 58/5980 杰克淡定 2017-11-9 19:17
common   [求助]altera DDR3硬核 local_init_done一直为低 rae1020 2017-11-9 0/111 rae1020 2017-11-9 18:21
common   [原创]RobustVerilog parser 在win7 不好用 附件  ...2 wide_road 2013-10-12 15/1933 tezhi 2017-11-9 16:35
common   [求助]XILINX ZC706开发套件使用问题 图片附件 allenxixi 2017-11-9 1/137 allenxixi 2017-11-9 15:41