设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)
收起/展开 收藏本版 (154) |订阅

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30736|排名: 10 

讨论区只允许讨论交流不允许上传资料，更不允许任何形式的灌水！
新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
公告 公告: 大附件建议上传在云盘，然后分享链接（可以自行设定下载积分） jackzhang 2024-12-24    
全局置顶 隐藏置顶帖 试用申请：想使用华大九天开专门的PyAether试用区的，快来排队预约吧 attach_img PyAether玩家 4 天前 0122 PyAether玩家 3 天前
全局置顶 隐藏置顶帖 下载奖励300信元！片上网络 (NoC) 互连和末级缓存 IP 如何优化 SoC 设计 attach_img  ...23456..11 论坛管理员-1 2024-11-18 1006600 xudeqiang 昨天 20:18
全局置顶 隐藏置顶帖 关注奖励200信元！“半导体创芯网” 微信公众号 attach_img  ...23456..11 创芯讲堂运营 2024-10-14 1099144 yanshisunshine 前天 13:40
全局置顶 隐藏置顶帖 下载奖励300信元！忆阻器/类脑芯片/自旋电子学-技术PDF+视频 attach_img  ...23456..8 论坛管理员-1 2024-9-26 799688 MMMMMCCCCC 前天 16:44
全局置顶 隐藏置顶帖 百万元器件搜索大全  ...2 jackzhang 2024-6-3 1911738 hmz704271750 2024-11-27 18:05
      
Yuki_IC2024-12-14431Yuki_IC2024-12-2 17:14
[讨论] set_multicycle_path会不会存在亚稳态问题？？  ...2 New Anturze 前天 15:49 15190 Anturze 昨天 15:29
[求助] modelsim添加的文件无法编译 attach_img New chris3_chen 前天 15:07 181 liuguangxi 昨天 17:49
[求助] 求65nm的Mem0ryC0mp1ier，应该是20060901版本 New shuai_f 前天 10:47 072 shuai_f 前天 10:47
[求助] 综合的log里面显示时序违例优化到0了，但是report_timing还会报出-2ns的违例路径 New 2441697316 5 天前 0131 2441697316 5 天前
[转贴] 定点数与截位 attach_img New gmei1981 6 天前 2205 gmei1981 5 天前
[求助] 请教，芯片內的并列式EEPROM是one port还是dual port？ New yungchan 6 天前 5211 LRyeongh 前天 20:55
[求助] 为什么PR后的时序会好于DC后？ New LQY2000 7 天前 8278 LQY2000 5 天前
[求助] HLS综合错误 New sins17 7 天前 0110 sins17 7 天前
[求助] FPGA & RS232串口管脚分配疑问 attach_img New 时间在走人在变 7 天前 0156 时间在走人在变 7 天前
[求助] 能否通过virtuoso的.tf得到用于icc的.tf 新人帖 New ChangJingLu 7 天前 2189 lurenjie123 7 天前
[讨论] pmic中数字遇到告警时，该如何反应？ New nomercy 7 天前 0126 nomercy 7 天前
[求助] 求 smic 40 HV 的memory compiler New atlandis 7 天前 0149 atlandis 7 天前
[求助] 综合怎么设置不进行时序优化，只做面积优化？ 2441697316 2024-12-17 3213 harry_hust 7 天前
[求助] tetramax出patten之压缩逻辑 attach_img  ...23 jinfeier 2024-12-17 25372 2596784844 5 天前
[讨论] 目标是芯片架构工程师应该怎么努力 Yuki_IC 2024-12-17 3358 memcad 7 天前
[求助] 求M52 相关资料 daxueliujisheng 2024-12-16 0167 daxueliujisheng 2024-12-16 16:20
[其它] 南京芯博瑞电子科技有限公司，有所有进口的全品牌与全系列，价格合适，欢迎咨询 芯博瑞小管 2024-12-16 4218 芯博瑞小管 5 天前
[资料] 《systemverilog assertions and functional coverage》 attachment 撒野 2024-12-15 1186 huatiantian 昨天 16:02
[转贴] diamond 破解license tian10 2024-12-13 0174 tian10 2024-12-13 17:55
[转贴] 数字FIR设计 attach_img gmei1981 2024-12-13 1242 Adam_ht 2024-12-15 18:42
[讨论] parameter可以这样定义吗？？ scutlee 2024-12-12 2227 flyger 2024-12-13 10:36
[原创] diamond破解工具 attachment tian10 2024-12-12 0209 tian10 2024-12-12 13:40
[求助] serdes发射机并串转换时钟架构全速和半速的区别，高速DFF，MUX顺序 attach_img 模拟ic设计小白 2024-12-12 6469 memcad 7 天前
[求助] 外部时钟初始态导致门控单元产生不定态，如何处理？ 刘兴国 2024-12-12 8478 hxy2018 2024-12-16 14:31
[讨论] 位宽的问题 scutlee 2024-12-11 2226 kk316 2024-12-15 21:24
[求助] Verilog 打拍对齐 新人帖 icecola 2024-12-10 5513 夏尔 2024-12-17 16:29
[求助] FPGA原型等效mcu，rcc时钟分频如何等效？ 新人帖 john.jiang 2024-12-10 3210 hxy2018 2024-12-11 11:24
[原创] Xilinx FPGA的DRAM controller 转换成DFI接口协议， 有官方的转换design吗 levan000 2024-12-9 2233 levan000 2024-12-10 22:21
[资料] 网络是怎么连接的［书籍］ attachment 撒野 2024-12-9 5409 rocsman 2024-12-13 22:38
[讨论] Verilog入门书籍推荐 新人帖 user0418 2024-12-7 4350 夏尔 2024-12-10 09:03
[求助] Formality读入implement ddc时指定top问题 JekinBrown 2024-12-6 0179 JekinBrown 2024-12-6 23:06
[原创] 三个月开发NVMe IP不是梦 attach_img xidianuser 2024-12-6 3398 xianuser 2024-12-17 23:29
[求助] 上升沿检测和下降沿检测怎么看 mimmimhu 2024-12-6 1359 CHN_LJF 2024-12-9 11:39
[求助] Cadence xrun RTL仿真X态问题 zhijun_wang 2024-12-5 0147 zhijun_wang 2024-12-5 14:49
[讨论] DC综合卡在这里了 scutlee 2024-12-5 5417 daviehj 2024-12-10 17:54
下一页 »
12345678910... 879下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-25 03:08 , Processed in 0.065965 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块