在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 53|回复: 1

[求助] spygalss怎么默认开启了SYNTHESIS宏

[复制链接]
发表于 5 小时前 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
spygalss怎么默认开启了SYNTHESIS宏,这个怎么才能关闭呢,这个默认宏分支,但是使用get_option define又没有这个SYNTHESIS,但是编译代码又走了这个宏的分支代码


                               
登录/注册后可看大图

发表于 1 小时前 | 显示全部楼层
综合类的工具(FV、Lint、Syn、LEC)默认都是开启的,而且不一定支持关闭。这是IEEE 1364.1-2002标准里规定的。

6.2 Compiler directives and implicit-synthesis defined macros
A synthesis tool shall define a Verilog macro definition for the macro named SYNTHESIS before reading any Verilog synthesis source files.
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-26 23:02 , Processed in 0.019748 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表