数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31068|排名: 14

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 268 269 270 271272273 274 275 ... 888 / 888 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[讨论] CORDIC 算法	user123random 2017-5-14	62715	user123random 2017-5-18 20:24
[求助] 请教坛里大神，关于FPGA与DP83848的问题	fox0815 2017-5-18	02336	fox0815 2017-5-18 18:03
[求助] Modelsim做后仿真，计数器输出有错误值，请大神帮忙解答一下	wangchlin05 2017-5-15	84256	gaurson 2017-5-18 16:41
[求助] 比较器输出与AD信号同时输入FPGA的问题	hms2006 2017-5-17	12368	hms2006 2017-5-18 15:20
[求助] 关于千兆以太网，UDP传输漏包的问题	若愚jx 2017-5-15	94028	若愚jx 2017-5-18 15:07
[求助] DC综合问题	yanboliyuan 2017-5-18	12222	wythelin 2017-5-18 13:44
[讨论] FPGA时序约束问题的讨论	hollandvan 2017-5-16	32371	tfpwl_lj 2017-5-17 23:25
[资料] FPGA低功耗设计	andodc 2017-5-17	02749	andodc 2017-5-17 22:56
[求助] 同步fifo有何作用，什么时候会用到同步fifo？	digital_ic_d 2017-5-17	12698	Dany20 2017-5-17 22:46
[求助] pcie msix中断	lzjx 2017-5-17	02157	lzjx 2017-5-17 18:44
[求助] 问个仿真奇怪的问题	jack888518 2017-5-17	02124	jack888518 2017-5-17 17:44
[求助] 为什么级联两个寄存器就能避免亚稳态，还有这样做会导致数据传输错误吗？ ...2 3	zhuyuefeng2009 2014-12-17	269662	高瞻forever 2017-5-17 16:58
[求助] 求助 synplify 综合后的资源文件怎么读啊 - [悬赏 10 信元资产]	一个微电子小白 2017-5-16	22680	一个微电子小白 2017-5-17 16:36
[求助] 求助，dspbuilder fft ip核流模式输出信号为0	暮色游侠丶 2017-5-17	01246	暮色游侠丶 2017-5-17 15:19
[求助] FIFO IP核最后一个数据读不完，怎么回事？ ...2 3	最后的和弦 2013-3-25	2220493	whuan 2017-5-17 13:45
[求助] AURORA_8b10b核中RX_SRC_RDY_N信号	黎释注册 2017-5-17	01997	黎释注册 2017-5-17 12:00
[求助] 求助 synplify 综合后的资源文件怎么读啊	一个微电子小白 2017-5-16	01800	一个微电子小白 2017-5-16 23:17
[原创] 【FPGA初探】FIFO 最后一个数据读不出来？已解决！	南竹轩 2017-5-15	25141	dianzi88888 2017-5-16 22:18
[求助] FPGA有符号数据截位问题 ...2	jie768029 2014-12-4	1013029	robin0338 2017-5-16 15:59
[求助] FPGA通过SRIO和DSP通信	18392130777 2017-5-3	52907	iter_1 2017-5-16 14:53
[讨论] V6系列FPGA使用CPU配置下载bin文件可以达到多高速度	菜鸟要飞 2017-5-15	33084	菜鸟要飞 2017-5-16 13:08
[讨论] IC行业求职类平台网站汇总	qwer126 2017-5-16	01769	qwer126 2017-5-16 10:12
FPGA与88E1111千兆以太网实现—软件1（收发无协议数据） ...2 3 4 5 6..10	topggmq 2014-11-25	9340525	chinagame729 2017-5-15 16:17
[原创] 明德扬FPGA模块划分方法（1）	明德扬科教 2017-5-15	01699	明德扬科教 2017-5-15 15:48
[求助] Xilinx的IOBUFDS ...2	linghuqiubai 2015-6-9	166935	a20061475 2017-5-15 10:35
[求助] set_input_delay -add_delay作用	justfigo 2017-5-14	14990	wythelin 2017-5-14 22:13
[求助] Modelsim仿真问题	Dany20 2017-5-11	42153	Dany20 2017-5-13 19:37
[原创] 明德扬每日分享--BCD译码的实现_移位加3算法	xuehua_12 2017-5-11	32387	BGbird 2017-5-13 16:36
[求助] 关于反熔丝FPGA的调试问题	amabag 2014-11-19	13496	shimuzhou 2017-5-13 10:45
[求助] 请问modelsim下怎么用$readmemb和'include	wangyangcha 2017-5-11	22357	wangyangcha 2017-5-12 20:46
[求助] modelsim时序仿真该如何看 ...2	xiaofeng2001 2011-10-7	108065	mysoul 2017-5-12 20:45
[求助] 请教DC综合 output inversion 和extract map问题	lianlong 2017-5-12	02896	lianlong 2017-5-12 19:41
[求助] 求助，关于spantan6中ICAP IP核及动态可重构的问题	zybsds 2017-5-12	22062	zybsds 2017-5-12 17:04
[讨论] 时序分析通过了，后仿真不过！	asyou 2011-4-2	94200	wythelin 2017-5-12 12:53
[求助] 关于fpga控制flash擦写读的问题 ...2	孔文青 2017-4-26	116145	孔文青 2017-5-12 11:38

1 ... 268 269 270 271272273 274 275 ... 888 / 888 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31068|排名: 14

快速发帖

浏览过的版块

站长推荐 /1