数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 8 |主题: 31361|排名: 9

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 268 269 270 271272273 274 275 ... 897 / 897 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[原创] Vivado 入门与提高中文讲解视频课程 ...2	OrangePeace 2013-12-6	1812496	261风孩 2017-7-14 13:08
[求助] xilinx displayport 链路训练2失败	tcswyy999 2017-7-12	22800	tcswyy999 2017-7-14 11:47
[求助] 使用固态硬盘是否能提高FPGA编译速度或者modelsim仿真速度	gzy0506 2017-7-14	12790	菜鸟要飞 2017-7-14 10:56
[讨论] VC707上关于TEMAC和SFP的	simuzi 2017-7-14	02304	simuzi 2017-7-14 10:00
[求助] Verilog中inout端口的使用方法和仿真方法 ...2	mysoul 2017-7-12	116002	mysoul 2017-7-14 09:59
[求助] verilog非阻塞赋值与always的问题	flysunli 2017-7-12	32452	flysunli 2017-7-14 09:18
[求助] Xilinx Kintex7 Quad SPI IP在模拟访问呢 SPI x4 Flash 的时候无法启动Quad访问	smartchen 2017-6-25	55070	smartchen 2017-7-14 08:55
[求助] 设计一个axi总线之后，如何跟多端口DUT相连？	配信中 2017-7-13	12595	配信中 2017-7-13 21:45
[求助] FPGA设计中，当子模块的输入输出数太多该怎么处理？	ysxiliu 2013-4-25	54197	crazyhertz007 2017-7-13 20:31
[讨论] 发现个问题 ...2	谁枫而飘 2017-7-12	135371	吾要单片机 2017-7-13 17:08
[求助] 求助：Testbench中的initial和always问题？	艾克0928 2017-7-11	56752	艾克0928 2017-7-13 16:11
[求助] quartus prime pro 中modelsim路径在哪里设置	lemor 2017-6-20	16000	radiationsoaked 2017-7-13 13:44
[求助] 哪位大神指导下我让我成功驱动这块芯片在输出端打出时钟信号 - [悬赏 150 信元资产] ...2 3 4 5	pandapigwtj 2017-6-27	5021512	pandapigwtj 2017-7-13 11:45
[转贴] 异步FIFO为什么使用格雷码--转	wyfsr 2015-9-1	23473	leijing 2017-7-13 10:25
[求助] 如何用verilog实现以下功能 ...2	jiannanc 2017-7-12	155977	jiannanc 2017-7-13 09:47
[求助] Xilinx FPGA 加载ACE文件的工作原理	441307320 2017-7-13	02008	441307320 2017-7-13 09:43
[求助] 请问begin:MONITOR是什么意思	wangyangcha 2017-7-11	52670	wangyangcha 2017-7-13 09:25
[求助] 什么是soc DV testbench	wangyangcha 2017-7-12	22778	wangyangcha 2017-7-13 09:23
[原创] 一门好的IC设计实战培训课程带你进入IC设计行业 ...2 3 4 5 6..12	jicheng_trainin 2015-8-25	11152862	胡了 2017-7-12 22:57
[求助] 求SD Slave Controller (EP560)	daheiguo 2017-7-11	22458	daheiguo 2017-7-12 21:55
[求助] 求VMware网盘下载地址，谢谢了	1595690388 2017-7-12	01541	1595690388 2017-7-12 16:47
[求助] 求Xilinx 的XUPV2P开发板上关于SATA主机端控制器的实现案例或资料	明月心447 2017-7-12	02317	明月心447 2017-7-12 16:10
[原创] 通过AXI总线向DDR写数据	浪海 2017-5-27	12555	浪海 2017-7-12 15:20
[求助] n维向量的求模	hxy110 2017-7-9	44719	冲出藩篱 2017-7-12 13:36
[求助] 无优先级if语句问题	hero10844 2017-7-9	73689	江山无限辉 2017-7-12 09:54
[求助] PTPX分析功耗，获得的峰值功耗好大，请各位大神帮分析一下	猪孩宝宝 2015-9-11	74733	yi4105635 2017-7-12 09:36
[讨论] 前仿加延迟是起什么作用？ ...2 3	zhanglinlin0514 2013-11-5	2112117	xiangchengsun 2017-7-11 23:17
VHDL for MPEG4 ...2 3 4 5 6..24	cdcll 2004-3-24	23777203	daheiguo 2017-7-11 22:39
[求助] 关于Xilinx Artix-7的问题	RNA2012 2017-7-11	02523	RNA2012 2017-7-11 18:35
[求助] 谁能介绍一下乒乓异步FIFO ...2 3 4	xiaocanmeng 2011-8-3	3720117	tchell 2017-7-11 18:21
[求助] I2C方面的问题，Verilog	jiannanc 2017-7-11	12520	jiannanc 2017-7-11 17:56
[求助] 求助为啥SOF和HEX烧录顺序不一样结果就不一样	edmilson28 2017-7-6	32256	edmilson28 2017-7-11 17:17
时钟的glitch？	englishwin 2009-11-29	87882	xiangchengsun 2017-7-11 17:09
[求助] 什么时候用组合逻辑？什么时候用时序逻辑?迷糊中 ...2 3 4 5	shiyinjita 2011-10-30	4020772	xiangchengsun 2017-7-11 16:54
[求助] 我要写一个8输入8输出的查找表，是用ROM（调用IP核）还是用纯组合逻辑实现呢？	zhuyuefeng2009 2014-9-25	62806	xiangchengsun 2017-7-11 16:39

1 ... 268 269 270 271272273 274 275 ... 897 / 897 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 8 |主题: 31361|排名: 9

快速发帖

站长推荐 /1