EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31133|排名: 6

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 266 267 268 269270271 272 273 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] ISOP滤波器系数计算问题？	mysoul 2017-6-7	12323	sky_5294 2017-6-19 13:56
[求助] FPGA 30MHz输出数据数据，如何检测是否正确	18813292959 2017-6-18	12094	huhoo 2017-6-19 11:14
[求助] 关于比特流大小控制的问题	zybsds 2017-6-19	01692	zybsds 2017-6-19 10:45
[求助] 关于DDR4 IP core的使用问题	thishome 2017-6-18	22776	parkkim 2017-6-19 03:28
[原创] FPGA市场未来成长潜力有多大？	星宇 2017-6-13	22215	tomalan 2017-6-18 16:30
[求助] GTX配置成sata2的仿真	jxlannie 2016-11-22	12699	huhoo 2017-6-18 08:50
[求助] 用赛灵思的开发板实现SATA协议	adore_leslie 2016-9-14	23617	huhoo 2017-6-18 08:31
[求助] Altera Quartus 综合时如何指定综合后网表的命名规则	rayon 2017-6-17	01676	rayon 2017-6-17 17:31
[求助] 关于7系列部分可重构功能的问题	zybsds 2017-6-17	01967	zybsds 2017-6-17 16:46
[求助] 关于vivado仿真的问题	zybsds 2017-6-8	53003	zybsds 2017-6-17 10:09
[求助] RTL logic design help	xiaoyisimonguo 2016-12-31	33651	masaka_xlw 2017-6-17 05:04
[求助] verilog代码编写时复位的时候能用case语句分情况给一个变量赋值吗	aiqiongqiong 2017-6-16	01427	aiqiongqiong 2017-6-16 17:25
[求助] FPGA布局布线时序不通过	hero10844 2017-6-15	12740	gaurson 2017-6-16 14:38
[求助] DDR2/3 中的刷新问题	yypeng 2017-6-11	73301	wangyongan 2017-6-16 11:50
[求助] 这个ip核看着简单 oserdes 并转串仿真失败	qiurijian 2017-6-16	02165	qiurijian 2017-6-16 10:45
请问什么是slack time？ ...2 3	greatrebel 2003-11-3	2726051	zehcoolb 2017-6-16 10:03
[求助] FPGA时序约束失败，求助！！！	xxrw2007 2017-6-15	02206	xxrw2007 2017-6-15 23:58
[求助] 综合veriog问题请教"signed to unsigned conversion occurs"	arch_devil 2014-10-21	38179	殷工 2017-6-15 22:38
[求助] xilinx 7series vc707 DDR3读写控制问题 ...2	zwtzwtzwt 2015-10-31	125785	astser 2017-6-15 21:41
[讨论] modelsim仿真问题，求帮助	ic_learner 2017-6-14	42092	ic_learner 2017-6-15 17:15
[求助] aurora8b10b 双通道simplex，链路断后tx复位出现错误	chaoyangtianxia 2017-6-15	22487	chaoyangtianxia 2017-6-15 16:32
[求助] 有设计过加速人工神经网络的朋友吗？资料分享，可以有偿。	cxk123456 2017-6-14	11767	菜鸟要飞 2017-6-15 08:33
[求助] 熟悉常用编码的请进，1000红包求助一串Serdes码流的编码方式	fzfh1219 2017-6-9	62483	花涛 2017-6-15 08:27
[求助] vivado约束文件到底是干什么的？通俗点讲	qiurijian 2017-6-10	78652	qiurijian 2017-6-14 20:33
[求助] 关于数字下变频的一个奇怪的问题。	qiurijian 2017-6-13	72597	qiurijian 2017-6-14 20:25
[求助] serdesip核以及lvds的仿真	qiurijian 2017-6-8	45102	qiurijian 2017-6-14 16:53
[求助] eMMC初始化问题	inrtpnhn 2017-6-14	02195	inrtpnhn 2017-6-14 16:23
[原创] Xilinx FPGA使用参考建议	GeneralZhou 2017-5-29	43001	kyodshee 2017-6-14 10:32
[讨论] 如何利用MIG对DDR3进行读写操作 xilinx 7系列	mengyiren 2017-5-27	44222	kyodshee 2017-6-14 10:21
[求助] vivado中bram的参数设置	niuniu1022 2017-6-13	02572	niuniu1022 2017-6-13 14:13
[原创] 求助，关于FORMALITY set_equivalence 命令的问题。	helte320 2012-8-24	14023	似水如烟 2017-6-13 09:47
[求助] 关于vivado里ilaIP核的使用	zybsds 2017-6-13	01733	zybsds 2017-6-13 09:38
[求助] FPGA开发任务外包	huxp_etop 2017-6-12	02383	huxp_etop 2017-6-12 20:40
[求助] DFT变换	hxy110 2017-6-10	32394	huster 2017-6-12 10:45
[求助] 如何让begin ... end 内的程序严格顺序执行呢	hms2006 2017-6-9	32361	huster 2017-6-12 09:19

1 ... 266 267 268 269270271 272 273 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31133|排名: 6

快速发帖

浏览过的版块

站长推荐 /1