在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
[求助] STM32怎么读取FPGA的输出数据 渐近的线 2016-11-7 11632 北京小黑 2016-11-12 12:39
[请教]Verilog RTL级与行为级描述有何区别?  ...23456..8 fcc124 2005-11-9 7429965 北京小黑 2016-11-12 12:23
[求助] 有一个c语言算法怎么build成一个windows 下可执行的exe? attachment hongfeng575 2016-11-11 11484 hongfeng575 2016-11-12 10:40
[求助] Xlinix FPGA时钟使用的问题 wsz561208 2015-10-22 21809 shaohaijun 2016-11-11 21:41
[求助] 已有图像处理的matlab算法,怎么来用这种算法在FPGA上来实现视频处理 Azure39 2016-11-10 31453 冲出藩篱 2016-11-11 19:23
[求助] 关于ddr3 mig仿真用户控制接口时序的疑问 attach_img daneast 2016-11-11 01282 daneast 2016-11-11 17:37
[求助] 时序仿真频率一高就出错,但是程序上板子就正常工作,请大神指教这是怎么回事?  ...2 钢铁孙 2016-10-27 144558 钢铁孙 2016-11-11 16:32
[求助] STA后report_timing的报告分析 hxfwdzx 2010-11-2 86003 黑色快乐 2016-11-11 16:03
[资料] 设计练习实例 attachment wsz561208 2015-11-3 11725 liguchu 2016-11-11 12:39
[求助] 现在感觉chipscope对设计本身有影响,怎么解决呢?求前辈。。 fkl523 2016-10-10 93754 1292569609 2016-11-10 21:42
[求助] 基于roach2数字频谱仪的开发 静陌如玉 2016-11-10 01158 静陌如玉 2016-11-10 15:47
[求助] ALTERA中RAM的读数问题 attach_img djqlyy 2016-11-10 01091 djqlyy 2016-11-10 11:46
[求助] Verilog求助!!!急 1252005989 2016-11-5 41587 huster 2016-11-10 10:15
[求助] ise调用 1252005989 2016-11-7 11661 zxlyyl 2016-11-10 09:33
[求助] 异步FIFO跨时钟域_求助 1319152608 2016-11-7 51798 zxlyyl 2016-11-10 09:30
[求助] systemc里面的sc_out型数据有没有类似模块运行后才能出值的性质 qwe2508 2016-11-9 01227 qwe2508 2016-11-9 23:20
[求助] quartus怎么设置时序约束 mening 2016-11-8 21588 谁枫而飘 2016-11-9 20:52
[求助] cyclone V DDR3 读写错误 attach_img nothing92 2016-10-29 94917 daviehj 2016-11-9 15:16
[求助] verilog中reg变量申明的疑问 freebigfish 2016-11-8 31829 huster 2016-11-9 14:45
[求助] 一款fpga的板子能最大能跑多大时钟频率,怎么确定?  ...2 hzc191025 2014-8-4 129740 shaohaijun 2016-11-9 10:49
[求助] 求助:chipscope 里面有俩个时钟 但是有一个时钟一直不对,如何设置系统时钟 attach_img 小白可还好? 2016-11-9 23012 小白可还好? 2016-11-9 10:32
[招聘] 中国科学院微电子所招聘事通信与处理器芯片研发人员 解决北京户口 wangalt 2016-11-9 01833 wangalt 2016-11-9 09:29
[招聘] 中国科学院微电子所招聘事通信与处理器芯片研发人员 wangalt 2016-11-3 32021 wangalt 2016-11-9 09:28
[讨论] sdram问题 董小三 2016-11-8 21772 justfigo 2016-11-8 22:42
再发几个关于除法的文章,大家可以看看 attachment  ...2 天地一逍遥 2009-8-6 103781 geff 2016-11-8 15:28
[求助] 一个激励里面我有PCLK和CLK,那我#5这种延迟怎么控制由哪个时钟产生 851018986 2016-11-8 21424 851018986 2016-11-8 14:40
[求助] 问几个问题,求大神解答 attach_img  ...2 马工 2016-11-4 103157 马工 2016-11-8 13:54
[求助] 上海澜起科技如何 红枫 2016-10-14 22886 lei619lei 2016-11-7 21:35
[求助] 怎样控制altera的以太网IP核呢? shenqixian 2015-1-18 43355 荒漠小草 2016-11-7 14:19
[其它] 有谁比较懂Xilinx中的BUFGMUX原语 fanny_haiyun 2014-8-21 910892 jerrycao 2016-11-7 11:06
[求助] 同步FIFO数据延迟1t设计问题 a4g5i6 2016-11-7 01347 a4g5i6 2016-11-7 02:55
[求助] signalTap采集数据不准确的问题 slice 2016-10-27 52537 冲出藩篱 2016-11-6 17:13
[讨论] FPGA现在是不是挺火的?遇到好多学习的 bjxydedu118 2016-11-5 21839 爱吃饭的鱼 2016-11-5 20:52
[求助] 突然想听听大家关于ise和quartusII的讨论  ...23 huiyuanai3 2014-4-16 2413281 小白不黑 2016-11-5 19:11
[讨论] 想问下数字IC前端中的integration和flow是什么 余晖尽落 2016-11-4 21868 余晖尽落 2016-11-5 12:58
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-6 02:34 , Processed in 0.070446 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块