在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
[求助] 关于没有MegaCore IP Library的问题 shdqh 2011-3-12 45531 Desingman 2017-6-10 00:23
[原创] 关于 dsp builder 使用Signal Compiler时的一点小问题! hu1987tao 2012-3-12 22815 sdu_huangqc 2017-6-9 23:26
[求助] FPGA warcraft 2017-6-9 02242 warcraft 2017-6-9 22:51
[求助] 关于dsp builder 里编译错误的问题 attach_img yifeihong 2017-6-9 82487 yifeihong 2017-6-9 20:37
[求助] xilinx aurora协议 attach_img  ...2 USTC_SRQ 2017-6-3 126088 catcat_2 2017-6-9 17:26
[讨论] 最快的状态机是one-hot码还是温度计码? agree 固执的寻觅 2017-6-9 22238 固执的寻觅 2017-6-9 16:37
[求助] verilog reg [3:0] [7:0] a; reg [3:0] A[7:0] dyytx 2017-6-8 45749 gaurson 2017-6-9 16:29
[求助] quartus II 10.0中建立时间和保持时间的问题 attach_img hxc7206043 2012-3-21 55159 sdu_huangqc 2017-6-9 14:28
[求助] 关于阻塞赋值 fleeflower 2017-6-8 32809 fleeflower 2017-6-9 09:23
[求助] 新人求助 学好FPGA 2017-5-30 43326 学好FPGA 2017-6-8 19:57
[求助] Verilog简单问题 zybsds 2017-6-8 22241 zybsds 2017-6-8 17:26
[求助] 求助!有人搞过JESD204b吗?有个项目想寻找FPGA高手兼职。 njy131 2017-6-8 01860 njy131 2017-6-8 13:45
[求助] VCS仿真卡死现象求解释 石勒 2016-9-14 34812 2740710202 2017-6-8 10:07
[求助] artix7 功耗问题 attach_img z80110 2017-6-4 12606 2740710202 2017-6-8 09:14
[求助] (FPGA下载与调试)硬件部分下载时出错 WSND33 2015-8-16 22385 BvIO77 2017-6-8 09:08
[讨论] UltraEdit 列模式 attachment luoyanghero 2016-2-15 43894 狂想的旅程 2017-6-7 22:21
[求助] 在FPGA设计的时候添加门控时钟总是会有hold time违例 attach_img sages 2011-10-20 67198 jemmyplus 2017-6-7 08:10
[求助] Synopsys VCS破解遇到困难求助!  ...23 neoflash 2012-2-19 2110941 jacky3600 2017-6-7 00:38
[求助] modelsim仿真ddr2问题 attach_img  ...234 easychen 2012-3-22 3918769 yhsy1002 2017-6-6 16:54
[原创] PCIE-DMA高清视频采集卡 ddefdsew 2017-6-6 02092 ddefdsew 2017-6-6 14:30
[求助] 怎么知道一个乘法加法器的延时? happsky 2017-6-6 11807 菜鸟要飞 2017-6-6 10:45
[其它] 大家好 yt970887587 2017-6-6 12451 yt970887587 2017-6-6 10:09
这里做LTE实现的人多吗? aliaoshaer 2009-3-3 12501 sunecho 2017-6-6 09:58
[求助] 怎么验证verilog写的希尔伯特滤波器对不对 小猪不雷人 2017-6-1 83011 wongpMU 2017-6-6 08:59
[求助] 时序分析 aaronzht 2012-9-16 85211 河源皮 2017-6-6 08:33
[求助] ISE里面有什么办法让不同模块按不同策略综合 nateriver93 2017-6-5 01874 nateriver93 2017-6-5 21:44
[求助] 初学FPGA,请问下如何将.coe文件转成.mif文件 attach_img  ...2 biubiubiu 2017-5-26 156690 xiuqi180 2017-6-5 17:12
[求助] Spatan 6 匹配 DD3L 的问题 zongze 2017-6-2 12231 zongze 2017-6-5 13:16
[求助] FPGA中mem的位宽 hxy110 2017-5-31 62331 huster 2017-6-5 12:22
[求助] 请教一个中断处理异常的问题 钢铁孙 2017-6-5 12216 冯浩 2017-6-5 11:30
[求助] verilog 中 case 能否寫成遞迴形式 sostupidxxx 2017-6-4 22543 菜鸟要飞 2017-6-5 08:30
[原创] AURORA 遇到一个百年难遇的问题 ykq19880104 2016-3-16 12347 USTC_SRQ 2017-6-2 22:18
[求助] 高维度矩阵怎样实现? j1j2j3 2017-6-2 01934 j1j2j3 2017-6-2 21:51
[求助] 用fpga实现驱动sja1000遇到的问题 attach_img hero10844 2017-6-2 02310 hero10844 2017-6-2 17:16
[求助] 求助:xilinx spartan6的板子如何提高时钟频率 xiaowh52 2017-5-28 52975 eggcar 2017-6-2 15:04
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-5 10:49 , Processed in 0.032001 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块