EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31133|排名: 6

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 267 268 269 270271272 273 274 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 请问quartus中的IP核，怎样用在ise中？	gatusokaka 2017-6-11	22423	huster 2017-6-12 09:04
[求助] TW2867 一上电发热严重	cpagm@qq.com 2017-5-31	42342	cpagm@qq.com 2017-6-11 21:54
请教高人register file 和sram 的区别 ...2	tankapple 2006-11-15	1516725	吾要单片机 2017-6-11 21:41
[求助] ISE综合报告没有资源占有的问题	nowhere_07 2017-6-2	33680	asic_service 2017-6-11 18:17
[求助] 关于没有MegaCore IP Library的问题	shdqh 2011-3-12	45602	Desingman 2017-6-10 00:23
[原创] 关于 dsp builder 使用Signal Compiler时的一点小问题！	hu1987tao 2012-3-12	22909	sdu_huangqc 2017-6-9 23:26
[求助] FPGA	warcraft 2017-6-9	02269	warcraft 2017-6-9 22:51
[求助] 关于dsp builder 里编译错误的问题	yifeihong 2017-6-9	82560	yifeihong 2017-6-9 20:37
[求助] xilinx aurora协议 ...2	USTC_SRQ 2017-6-3	126411	catcat_2 2017-6-9 17:26
[讨论] 最快的状态机是one-hot码还是温度计码？	固执的寻觅 2017-6-9	22337	固执的寻觅 2017-6-9 16:37
[求助] verilog reg [3:0] [7:0] a; reg [3:0] A[7:0]	dyytx 2017-6-8	45850	gaurson 2017-6-9 16:29
[求助] quartus II 10.0中建立时间和保持时间的问题	hxc7206043 2012-3-21	55285	sdu_huangqc 2017-6-9 14:28
[求助] 关于阻塞赋值	fleeflower 2017-6-8	32935	fleeflower 2017-6-9 09:23
[求助] 新人求助	学好FPGA 2017-5-30	43530	学好FPGA 2017-6-8 19:57
[求助] Verilog简单问题	zybsds 2017-6-8	22339	zybsds 2017-6-8 17:26
[求助] 求助！有人搞过JESD204b吗？有个项目想寻找FPGA高手兼职。	njy131 2017-6-8	01879	njy131 2017-6-8 13:45
[求助] VCS仿真卡死现象求解释	石勒 2016-9-14	34948	2740710202 2017-6-8 10:07
[求助] artix7 功耗问题	z80110 2017-6-4	12718	2740710202 2017-6-8 09:14
[求助] (FPGA下载与调试)硬件部分下载时出错	WSND33 2015-8-16	22519	BvIO77 2017-6-8 09:08
[讨论] UltraEdit 列模式	luoyanghero 2016-2-15	43979	狂想的旅程 2017-6-7 22:21
[求助] 在FPGA设计的时候添加门控时钟总是会有hold time违例	sages 2011-10-20	67320	jemmyplus 2017-6-7 08:10
[求助] Synopsys VCS破解遇到困难求助！ ...2 3	neoflash 2012-2-19	2111343	jacky3600 2017-6-7 00:38
[求助] modelsim仿真ddr2问题 ...2 3 4	easychen 2012-3-22	3919347	yhsy1002 2017-6-6 16:54
[原创] PCIE-DMA高清视频采集卡	ddefdsew 2017-6-6	02174	ddefdsew 2017-6-6 14:30
[求助] 怎么知道一个乘法加法器的延时？	happsky 2017-6-6	11831	菜鸟要飞 2017-6-6 10:45
[其它] 大家好	yt970887587 2017-6-6	12571	yt970887587 2017-6-6 10:09
这里做LTE实现的人多吗？	aliaoshaer 2009-3-3	12587	sunecho 2017-6-6 09:58
[求助] 怎么验证verilog写的希尔伯特滤波器对不对	小猪不雷人 2017-6-1	83163	wongpMU 2017-6-6 08:59
[求助] 时序分析	aaronzht 2012-9-16	85573	河源皮 2017-6-6 08:33
[求助] ISE里面有什么办法让不同模块按不同策略综合	nateriver93 2017-6-5	01898	nateriver93 2017-6-5 21:44
[求助] 初学FPGA，请问下如何将.coe文件转成.mif文件 ...2	biubiubiu 2017-5-26	156973	xiuqi180 2017-6-5 17:12
[求助] Spatan 6 匹配 DD3L 的问题	zongze 2017-6-2	12307	zongze 2017-6-5 13:16
[求助] FPGA中mem的位宽	hxy110 2017-5-31	62443	huster 2017-6-5 12:22
[求助] 请教一个中断处理异常的问题	钢铁孙 2017-6-5	12304	冯浩 2017-6-5 11:30
[求助] verilog 中 case 能否寫成遞迴形式	sostupidxxx 2017-6-4	22651	菜鸟要飞 2017-6-5 08:30

1 ... 267 268 269 270271272 273 274 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31133|排名: 6

快速发帖

站长推荐 /1