在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4578|回复: 8

[求助] xilinx如何调用生成的硬宏单元

[复制链接]
发表于 2011-9-9 14:04:33 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
最近在搞fpga,使用的是xilinx 的ise软件
现在已经用FPGA Editor生成了硬宏单元(hard macro)
但是不知道怎么在顶层模块的代码中调用它
就是说,我生成了硬宏模块ro.nmc,也把这个文件加入到了工程中,但是我不知道该怎么来用verilog来例化他
请高手指点
 楼主| 发表于 2011-9-13 16:13:10 | 显示全部楼层
顶上来
发表于 2013-3-8 16:48:34 | 显示全部楼层
遇到了和你一样的问题,楼主 你这个问题怎么解决的?
发表于 2013-3-9 11:19:38 | 显示全部楼层
嗯,顶起来!
发表于 2014-3-27 15:29:14 | 显示全部楼层
求指点
发表于 2015-1-26 09:47:10 | 显示全部楼层
ro是ring-osc吗?楼主问题解决了吗?我也想知道怎么弄
发表于 2016-9-27 21:33:37 | 显示全部楼层
楼主我也遇到了您的问题,希望您能指点一下。
发表于 2017-7-20 22:14:24 | 显示全部楼层
请问有fpga editor 生成硬宏的指导资料吗?最近有一个作业要用到,可是不怎么会,网上的资料也很少。谢谢
854166013@qq.com
发表于 2017-7-20 22:14:49 | 显示全部楼层
回复 1# xiangql

请问有fpga editor 生成硬宏的指导资料吗?最近有一个作业要用到,可是不怎么会,网上的资料也很少。谢谢
854166013@qq.com
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 04:09 , Processed in 0.024184 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表