数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 31068|排名: 14

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 269 270 271 272273274 275 276 ... 888 / 888 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[讨论] Xilinx system ACE	lalahahaboy 2012-11-10	46467	利諾 2017-5-12 11:20
[求助] quarturs 11.0 匹配什么版本的modelsim	DZ泽通 2017-5-12	01791	DZ泽通 2017-5-12 10:56
[求助] 关于modelsim的版本问题	DZ泽通 2017-5-12	01659	DZ泽通 2017-5-12 10:55
[求助] 哪位大神有modelsim 6.6d的软件啊	DZ泽通 2017-5-12	01727	DZ泽通 2017-5-12 10:52
$bitstoreal $rtoi 是什么意思	ruiruio4 2009-10-27	413309	eaglesmiling 2017-5-12 10:50
[求助] FPGA ROM表数据读出	monsterkaifa 2017-5-8	32196	y23angchen 2017-5-12 10:50
[求助] Verilog 中浮点数的表示方法求大侠指导 $rtoi $bitstoreal 转化后的格式	hongbutiao 2012-11-27	29000	eaglesmiling 2017-5-12 10:48
[求助] 请教大神，现在在搞描述低功耗意图的UPF文件，create_supply_port要用一个还是两个？	fkl523 2017-4-18	23470	masaka_xlw 2017-5-12 05:05
[求助] 多个tb，用MODELSIM仿真，求代码覆盖率该怎么做	pseudofjxl 2017-5-7	11960	Dany20 2017-5-11 21:22
[求助] 弱弱请教一下，什么是微码？	gerry1812 2011-11-24	22926	小黄人 2017-5-11 20:55
[求助] verilog 这段代码仿真时候不对	ok407371195 2017-5-11	32353	ok407371195 2017-5-11 20:09
学verilog一定要会RTL吗？	mage1982 2005-7-14	53340	YYFFLLMMNN 2017-5-11 14:43
[求助] DVI或VGA图像接口的像素时钟频率需要多精确？ ...2	kekeguda 2012-12-17	1112007	YYFFLLMMNN 2017-5-11 14:00
[求助] ISE的SDK报了一个很奇怪的错，卡了三天了！！！	nerochen 2017-5-11	12109	nerochen 2017-5-11 10:38
[求助] FPGA输入模拟信号会怎么处理？	谁枫而飘 2017-5-10	52449	j170235246 2017-5-10 17:55
[求助] 关于用Verilog写一个UART模块的问题 ...2	jinpukun 2014-6-25	157783	expoed 2017-5-10 16:15
[求助] 求问关于verilog中inout使用问题	bxy041 2017-5-2	22016	petrel87 2017-5-10 15:13
[求助] ZYNQ7020多DMA工程求助	lishuo5277 2017-5-10	02363	lishuo5277 2017-5-10 11:32
[求助] Perl 匹配替换变量问题？急急急！！！ - [悬赏 500 信元资产]	yuanhong96 2017-5-5	42678	xujin2002ji 2017-5-10 09:32
[求助] 关于流水线一直不知道应该怎样应用，求高手支招~~ ...2 3	ZISON 2011-7-7	239901	谁枫而飘 2017-5-10 08:34
[求助] FPGA VHDL NOR Flash 读写 ...2	windyfuzibuaa 2013-9-28	1010354	major201 2017-5-9 21:54
[求助] 分频时钟出现不定态的问题？ ...2	艾克0928 2017-5-8	105519	艾克0928 2017-5-9 17:33
[求助] 对“异步复位同步释放”设计的一些疑问	艾克0928 2017-4-27	72264	艾克0928 2017-5-9 17:28
[求助] verilog中这段代码为什么不可综合？ ...2	ok407371195 2017-4-24	136239	745579593 2017-5-9 12:25
[求助] 怎么样实现高精度频率计（0.05ppm） ...2	shiyinjita 2011-6-30	108684	wxd1982 2017-5-9 11:24
[求助] 求助verilog代码	wangyangcha 2017-5-9	02007	wangyangcha 2017-5-9 10:23
[求助] 64位win7下使用Identify Debugger	Lerxi 2015-6-10	23343	hero10844 2017-5-9 09:03
[求助] vivado clock gating 问题 - [悬赏 10 信元资产]	fengzhepianzhou 2015-4-4	34365	河源皮 2017-5-9 08:50
[求助] Verilog同步问题求助（新手） ...2	Milancuit 2012-4-19	105686	zoupei 2017-5-8 22:38
[求助] QUARTUS II中的dspbuilder！！？	七尺男儿 2012-9-19	66885	Jzeng666 2017-5-8 20:07
[求助] fpga视频教程	xuehua_12 2017-5-4	11942	kaxifa 2017-5-8 17:01
[求助] identify RTL debugger license	hero10844 2017-5-5	22211	hero10844 2017-5-8 16:56
[求助] tetramax sim patterns problem ...2 3	otogyg 2012-4-5	2613805	francis001 2017-5-8 15:16
[求助] set_clock_latency的相关问题	wsmet 2017-5-6	43527	南宫恨 2017-5-8 14:06
[求助] ISE综合遇到的问题	昶橙子 2017-5-8	51972	xyzraincold 2017-5-8 10:08

1 ... 269 270 271 272273274 275 276 ... 888 / 888 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 31068|排名: 14

快速发帖

浏览过的版块

站长推荐 /1