数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31068|排名: 14

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 272 273 274 275276277 278 279 ... 888 / 888 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] set_clock_transition对时钟树有什么影响？	abcn101 2014-7-9	57839	教父 2017-4-24 10:39
[原创] 做fpga不是你学到什么新知识，是方法。	sadlife1000 2017-4-22	12811	alex_leexiao 2017-4-24 08:13
[求助] srio中如何通知另一端暂停发送数据？	forlsy 2017-4-20	22660	forlsy 2017-4-23 17:53
[求助] aurora链路建立	ee初学者 2017-4-18	84502	黎释注册 2017-4-22 09:37
[原创] 请教yum适用的python	atlandis 2017-4-21	01980	atlandis 2017-4-21 18:17
[求助] Testbench 波形请教	smile_line 2014-6-2	43281	hillhwchen 2017-4-21 17:15
[求助] 谁有Verilog多位除法器例程	jiajia121715 2010-1-13	75889	单眼皮的乖女孩 2017-4-21 10:45
[求助] QUARTUS中时序分析的一个问题	djqlyy 2017-3-29	94262	djqlyy 2017-4-21 10:41
[求助] 请问一个关于synopsys逻辑综合的问题	ttxs2009 2012-11-19	99000	take1115 2017-4-21 10:32
[求助] JESD204B 帧组合问题	l421793010 2017-4-19	22663	l421793010 2017-4-21 09:57
求助DDR的接口设计 ...2 3	azhao 2009-11-19	247375	zhongcan 2017-4-21 09:44
[原创] FPGA 亚稳态的MTBF计算	RichKoala 2017-4-20	03484	RichKoala 2017-4-20 23:08
[求助] map出现下面的错误，之前能够编译通过的，现在就这样了。	793625982 2017-4-19	22036	793625982 2017-4-20 19:16
[求助] 怎样使用Modelsim进行门级仿真	rainwerstone 2017-4-20	01839	rainwerstone 2017-4-20 16:43
[转贴] FPGA设计者的五项基本功	技术小白 2017-4-20	02558	技术小白 2017-4-20 14:52
[求助] Quartus II 如何读入图片进行处理	浩然若枫 2013-10-10	74597	冰璃桔梗 2017-4-20 14:00
[求助] FPGA图像处理与VGA显示的问题！！！ ...2	PanDaBa 2012-4-8	189574	冰璃桔梗 2017-4-20 13:56
[求助] KE4CN4K6A	qinyu010 2017-4-20	02198	qinyu010 2017-4-20 09:32
[求助] 这个testbench能用来做波形检测吗？	CXJCXJ 2017-4-20	01748	CXJCXJ 2017-4-20 03:21
[求助] 请教大神关于Xilinx FPGA V5系列BPI配置模式的问题	quickly 2015-7-8	32867	安丶和桥 2017-4-19 17:59
[求助] win7 64位系统能否装 ISE14.2？在win7 64位下使用情况如何？	yangchao1t 2013-5-22	99472	hekaix 2017-4-19 15:16
[求助] ISE map的时候出现The number of LUTexceeds the capacity for the	793625982 2017-4-19	12838	793625982 2017-4-19 11:29
[求助] ISE综合过了，MAP提示slice不够，但实际上slice应该是够的，求解答 ...2	lmwzm 2013-3-5	1415646	793625982 2017-4-19 09:31
[求助] Do we need a synchronizer between generated clock	yuanpin318 2017-4-16	61912	yuanpin318 2017-4-18 22:47
[求助] FPGA模拟AWGN，求思路 ...2	yucaoxilin 2012-8-15	148550	hejiang688 2017-4-18 20:26
[求助] DE2-115开发板以太网通信问题	若愚jx 2017-4-12	22086	若愚jx 2017-4-18 09:04
[求助] Standard Cell Library	rogeriopaludo 2017-4-15	22405	rogeriopaludo 2017-4-18 00:33
[求助] FPGA图像录入问题	wlyj000 2013-1-16	73157	etr290 2017-4-17 23:33
[求助] DDR供电中RS和RT的作用	1577592423 2017-4-17	22609	ddxx 2017-4-17 18:23
Introduction to VLSI circuits and systems part10	wldjy 2009-5-16	52812	ly1dragon 2017-4-17 13:54
[求助] redhat安装失败 - [悬赏 10 信元资产]	luoyanghero 2017-4-17	02379	luoyanghero 2017-4-17 12:36
[求助] 请教XILINX FIFO Generator中关于BACKUP的问题	gxy670166755 2017-4-14	22363	gxy670166755 2017-4-17 11:52
[原创] 特权又出新开发板，特权视频图像处理Cyclone IV开发套件资料共享	rousong1989 2014-8-4	42572	opqfeixue122 2017-4-17 10:11
[求助] vivado老是报multi driver是怎么回事啊。而且basys3上的数码管总是微微亮起	白泽 2017-4-16	24184	菜鸟要飞 2017-4-17 08:51
[求助] Memory Bist 的设计流程	yichaoren 2017-4-11	12393	t28user 2017-4-16 22:20

1 ... 272 273 274 275276277 278 279 ... 888 / 888 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31068|排名: 14

快速发帖

浏览过的版块

站长推荐 /1