clock gating的方法

河源皮

做Clock gating的时候都是用工具自动插入门控时钟吗？
有没有实际项目中，是通过人工在RTL中来做clock gating的？比如在一个rtl  module中人工手动使用3、5个ICG。
实际的工程中，是否有手动在RTL插入ICG单元的必要呢

南宫恨

顶层间的门控一般都是自己做，自己写gating或者例化都可以，剩下的各个寄存器的门控一般都是在综合的时候自动插入，DC就有对应的门控时钟插入指令

河源皮

回复 2# 南宫恨


    恩，你说的顶层，是不是已经算是功能块级别的了，对一个功能块插入一个ICG？
对于一个RTL Module，这个里面似乎用自动插门控就够了是吗？手动插入是不是有点多余了

对这方面没有经验，看书的时候想到了这个问题，望指教

南宫恨

回复 7# 河源皮  一般顶层下每个子模块必要的时候都会有门控时钟，至于具体用icg还是自己实现的门控都有可能，对于每个模块内部，看需要，如果模块流水划分很严格前级模块工作做完后级模块才会开始工作，这样也可以对每个流水都加上门控，如果需要低功耗的话，这样前面模块结束，就可以关掉时钟。一般的模块，工具插入就好了

lianggui5

一般会设置规则，根据寄存器的数量决定是否插入门控时钟

Timme

DC插入的门控主要是省面积，实际Idle时有没有Gate到要碰运气。