数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31068|排名: 14

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 274 275 276 277278279 280 281 ... 888 / 888 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] quartues fft ip核的使用问题。	逝去的月影 2015-7-28	75170	xinzhengcheng 2017-4-8 10:29
[讨论] Xilinx ISE 14.1软件使用的Verilog标准是哪个？	艾克0928 2017-4-6	11657	艾克0928 2017-4-8 10:08
[求助] 多比特跨时钟域 sdc约束求助 ...2	dyytx 2017-2-14	165998	dyytx 2017-4-7 17:27
[求助] 如何在RTL级别代码中指定综合所需要的单元	lianlong 2017-3-29	63133	daviehj 2017-4-7 16:07
[原创] 大家仿真是用Modelsim还是NCVerilog？ ...2 3 4 5 6..8	tntdog 2010-5-23	7425213	mufengck 2017-4-7 15:04
[求助] VHDL编程求助	cheguangning 2017-4-7	01977	cheguangning 2017-4-7 14:59
[求助] verilog如何在测试代码中指定仿真时间的长度	windwithgone 2017-3-26	52722	mufengck 2017-4-7 14:49
[求助] 求助一个verilog模块，脉冲信号启动计数器，计数到定值停止。谢谢	donydong 2017-3-23	76200	殷工 2017-4-7 12:56
[求助] 请问有没有用过ALTASMI_PARALLEL这个IP的大侠？	psd0208 2009-12-16	14351	chunlei9924 2017-4-6 23:19
[求助] 有没有反综合工具（gate ->verilog） ...2	heshufeng 2014-1-23	197463	教父 2017-4-6 16:31
[求助] QUARTUS 编译设置的问题	djqlyy 2017-4-6	11646	djqlyy 2017-4-6 15:29
[原创] modelsim中关于$display的使用举例	wsz561208 2015-10-27	23029	ralphtwtw 2017-4-6 14:34
[求助] Nano Time求助	524781735@qq.co 2017-3-23	42269	524781735@qq.co 2017-4-6 13:47
[求助] modelsim FLI接口与C语言协同仿真详细教程	rainwerstone 2017-1-11	12600	ralphtwtw 2017-4-6 10:11
[求助] 请问synopsys的VCS软件如何保存高清波形图片	eda—wdy 2017-4-5	01737	eda—wdy 2017-4-5 21:53
[求助] FPGA的重新配置问题。	caojianxun 2017-4-5	22000	xiaoyunvsmm 2017-4-5 21:07
[求助] 关于Using_DE0-Nano_Flash	wsxiabing 2017-4-1	11436	wsxiabing 2017-4-5 17:41
[求助] 跪求ActiveHDL 8.2 安装程序。。	xiaoyu1992 2014-6-14	22432	vincentron 2017-4-5 15:05
[招聘] 有没有做FPGA开发的朋友有兴趣接私活的?私活性质，不用坐班	chenwen3678 2017-4-5	02866	chenwen3678 2017-4-5 14:14
[求助] FPGA的重新配置问题。	caojianxun 2017-4-5	01598	caojianxun 2017-4-5 11:52
[求助] FPGA的重新配置问题。	caojianxun 2017-4-5	01495	caojianxun 2017-4-5 11:52
[讨论] 关于PCIe的BAR空间	ainolike 2016-4-7	95593	荒漠小草 2017-4-5 10:37
[求助] 求教perl、tcl等脚本语言对一个数字前端或者验证者的重要性 ...2 3	jumphigh1987 2012-8-7	2512708	ilikeicdesign 2017-4-4 23:04
[求助] altera fpga远程升级 ...2	z312379500 2016-11-4	126381	刀剑无情 2017-4-4 22:12
[求助] 求助：关于quartus编译时出现的一个警告	habrade 2012-2-28	38464	西门电工 2017-4-4 17:29
[求助] 调试altera的TSE ipcore遇到的问题	ff0317 2014-7-31	12374	半岛阳光 2017-4-4 13:32
[求助] Quartus 16.1 Prime编译问题 - [悬赏 10 信元资产]	xiaoyunvsmm 2017-4-3	12508	xiaoyunvsmm 2017-4-4 09:40
[求助] synplify中怎么操作，直接真值表出电路？	tianqi911 2017-4-3	01794	tianqi911 2017-4-3 17:37
[求助] 请问tc6a_cbacore 是什么公司，什么工艺，什么尺寸的库？	digital_ic_d 2017-4-2	11830	digital_ic_d 2017-4-3 12:21
[讨论] 关于ddr3核中phy_clk的问题……	孔文青 2017-4-2	12411	nuanjia 2017-4-2 17:47
[求助] 关于Vivado的Implementation Timing Stimulation的问题	Whizzy 2017-4-1	12250	Whizzy 2017-4-1 13:34
[求助] vcs如何可以检测出多驱warning？	zhouchaozinc 2017-4-1	01579	zhouchaozinc 2017-4-1 10:13
[求助] 墨盒解码器、复位器，墨盒芯片 - [悬赏 30 信元资产]	jiang-- 2017-3-1	22654	jiang-- 2017-4-1 09:36
[求助] rapidio问题请教	wr115946873 2017-3-30	21955	qiurijian 2017-4-1 09:32
[求助] 想问下uvm_sequence_item和uvm_sequence有什么区别联系呢	wlma 2017-3-31	02029	wlma 2017-3-31 20:21

1 ... 274 275 276 277278279 280 281 ... 888 / 888 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31068|排名: 14

快速发帖

浏览过的版块

站长推荐 /1