在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5750|回复: 4

[求助] verilog reg [3:0] [7:0] a; reg [3:0] A[7:0]

[复制链接]
发表于 2017-6-8 09:41:18 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
verilog reg [3:0] [7:0] a; reg [3:0] A[7:0]
有什么区别?
第一种vcs编译报错,说只支持sv
发表于 2017-6-8 11:09:26 | 显示全部楼层
前一种是sv特有的pack类型,后一种是普通的数组。前者等效于[31:0]。
 楼主| 发表于 2017-6-8 17:16:12 | 显示全部楼层
回复 2# hover99


    前者是2^4 乘2^8吗
发表于 2017-6-8 20:19:45 | 显示全部楼层
回复 3# dyytx


   不是,就是一个32比特的数据,没有什么指数之说,你那样的说法只是表示他的数据范围
发表于 2017-6-9 16:29:18 | 显示全部楼层
或者可以说a的32比特数据存放在一个紧凑的地址空间,而A的数据,只有[7:0]这一部分是连续的地址空间,[3:0]这几个比特表示的地址空间不一定是连续的。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-6 13:11 , Processed in 0.016476 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表