xilinx aurora协议

USTC_SRQ

各位大神,小弟最近在K7的自己做的板子上测试aurora核，在单板上，loopback设为010的回环，自发自收没问题，channel_up稳定拉高。去掉LOOPBACK回环，直接将RX和TX飞线接起来，自发自收没问题，channel_up稳定拉高。但是在两块一模一样的板子上下载相同的逻辑做板间通信，channel_up时高时低。我尝试着提高时钟补偿的频率，已经提高到每90个时钟周期，来6个时钟周期的补偿的频率了，channel_up依然时高时低。下图是chipscope采样的波形，第一个信号就是channel_up.已经搞很长时间了，找不到问题了，希望各位大神能指点一下，每天像没头苍蝇一样乱搞，太煎熬了                                                           

chipscope采样图

USTC_SRQ

朋友帮帮忙

USTC_SRQ

求助啊

河源皮

注意选择的连线是否有问题，我之前用一种同轴线不行换一种就行了

菜鸟要飞

可以加大一下信号摆幅，预加重等试试

USTC_SRQ

回复 4# 河源皮


   多谢大神指点

USTC_SRQ

回复 5# 菜鸟要飞


   多谢大神指点

USTC_SRQ

回复 4# 河源皮


   大神能具体说说线缆的问题吗？我两块板子之间飞线，是时断时连，用minisas线channel_up完全拉低了

zhangbinsniper

如果是应为两个板子的时钟的频偏过大，应该两个CDR都无法锁定。可以分别给对端做反向环回看是否分别各自正常工作.如果正常工作和SI关系不大

黎释注册

回复 9# zhangbinsniper


你好，你说的反向回环是什么意思，需要连接光纤的吗？（知道内部有自环测试是不需要连接光纤的）。我之前做测试，也遇到类似问题：就就是在同一板子上连接光纤进行测试好用的（一个通道发，另一通道收），但是两个板子连在一起的时候就不行（CHANNEL_UP一直是低电平），
我是在官方例程上进行的修改。