数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31359|排名: 9

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 276 277 278 279280281 282 283 ... 896 / 896 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 求问，xilinx的门控时钟怎么做时序约束？大神们戳进来	fkl523 2016-10-27	55767	zhongpeng366 2017-5-26 16:12
[求助] zedboard如何将信息返回给pc机	maple_leaves 2017-5-26	01550	maple_leaves 2017-5-26 16:10
[求助] MIG IP核状态机控制用户接口	文锋若风 2017-5-26	42887	文锋若风 2017-5-26 15:04
[求助] ISE14.4，spartan-6怎么产生扩频时钟啊？哪位大大来说说	silverz 2017-5-26	02611	silverz 2017-5-26 14:47
[求助] 问两个dc综合的问题	wangyangcha 2017-5-25	12410	杰克淡定 2017-5-26 08:56
[求助] vivado 2016.3与modelsim联合仿真	qiurijian 2017-5-23	22612	qiurijian 2017-5-25 17:00
[求助] 求大神解答一下V6板子如何约束LUT	njust_ych 2017-5-25	32129	njust_ych 2017-5-25 15:04
[求助] 如何将ISE输出的数字信号导入到MATLAB中做频谱分析？	单眼皮的乖女孩 2017-5-22	64022	单眼皮的乖女孩 2017-5-25 14:46
[求助] 请你们一定要进来看看，否则FPGA的道路上又要少一个人，真诚的心，一起学习FPGA， ...2 3 4	付明浩 2014-4-18	3313577	tjpu_wu 2017-5-25 10:55
[求助] 请教关于锁存器的问题	apple_hual 2017-5-22	43350	gu281646713 2017-5-24 21:18
[求助] 在Verilog中如何对一个文件中的数据一个一个读取，求大神帮忙	yangq716 2017-5-24	02148	yangq716 2017-5-24 16:22
[原创] 状态机为什么会跑飞？？？ ...2	sweep7758 2010-3-1	1713992	nianhai1212 2017-5-24 14:24
[求助] leon3 soc 平台搭建	leopard520329 2014-6-18	13009	怎么个景 2017-5-24 13:41
[求助] Xilinx efuse后问题求助	zfgu 2017-5-24	02807	zfgu 2017-5-24 09:53
[求助] dcm输出180m时钟会在低温-45度升温到60度时失锁并且不能恢复	yue326534 2017-5-24	01747	yue326534 2017-5-24 09:16
[求助] 为什么JESD204B协议中没规定做CRC校验？	马工 2017-5-21	63749	河源皮 2017-5-23 19:49
[求助] 新手求带：platform architect MCO	weva_84 2016-2-25	22843	dahaizhan 2017-5-23 14:44
[求助] 求助dc加载工艺库	wangyangcha 2017-5-21	33466	wythelin 2017-5-23 13:05
[求助] verilog 不定长位拼接	wsz561208 2017-5-22	43748	wsz561208 2017-5-23 12:16
[招聘] 招聘：FPGA开发工程师（北京）	BJjsht 2017-5-23	02595	BJjsht 2017-5-23 10:56
[求助] recursive instantiation dc error: mismatch signals width	i__nge 2017-5-23	01795	i__nge 2017-5-23 10:53
[求助] 请教有熟悉ALTLVDS_RX 的吗！！！ ...2	djqlyy 2016-9-29	189853	zhangbinsniper 2017-5-22 19:22
[求助] vivado debug调试	niuniu1022 2017-5-22	02291	niuniu1022 2017-5-22 19:16
[求助] sony cmos sub lvds interface	shaweikang1984 2016-2-16	14041	zhangst4 2017-5-22 18:33
[求助] 关于FPGA逻辑资源的问题	feiyangbaxia 2017-5-17	22908	feiyangbaxia 2017-5-22 16:06
[求助] 异步和同步FIFO	hxy110 2017-5-22	02062	hxy110 2017-5-22 09:46
[求助] 数字ASIC前端与后端交接时，需要给出哪些信息 ...2	mysoul 2017-5-17	106449	tfpwl_lj 2017-5-21 20:54
[讨论] 哪位大牛谈一谈数字前端设计的学习步骤是？ ...2	547420883 2017-4-9	188305	tfpwl_lj 2017-5-21 20:50
[求助] 寻求ddr4原理资料	thishome 2017-5-18	54786	t28user 2017-5-21 16:31
[求助] 工作目录下synopsys_dc.setup是这样写么	wangyangcha 2017-5-21	02759	wangyangcha 2017-5-21 14:01
[原创] 关于NAND FLASH Controller ...2	axpro 2011-9-3	1819363	Jeff101 2017-5-21 10:13
[求助] 关于XC7Z030的PS和PL加载问题	wcb5658 2017-5-1	43572	wcb5658 2017-5-21 00:47
[求助] 三点式振荡电路能用fpga实现吗 - [悬赏 10 信元资产]	han397877749 2017-5-20	02261	han397877749 2017-5-20 21:29
[求助] aes加密算法I/O口控制	c267238686 2016-10-19	64919	749936599 2017-5-20 21:26
[求助] 新手问：encounter 布线后没有poly layer 是工艺库的问题么	wangyangcha 2017-5-20	01152	wangyangcha 2017-5-20 20:58

1 ... 276 277 278 279280281 282 283 ... 896 / 896 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31359|排名: 9

快速发帖

浏览过的版块

站长推荐 /1