EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 13 |主题: 31136|排名: 15

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 276 277 278 279280281 282 283 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[原创] 请教个问题，FPGA的MMCM产生的时钟是可以寄存器配置的么？	atlandis 2017-4-9	01486	atlandis 2017-4-9 17:11
[原创] 承接Synopsys开发工具破解与安装QQ1014003606	adamite0 2017-4-9	01621	adamite0 2017-4-9 15:57
[求助] 请问谁有华为testbench编码这个参考资料吗？？？	kangxiaoxiao 2017-4-9	01908	kangxiaoxiao 2017-4-9 12:13
[资料] Topweaver SoC integration tool	cephalus 2017-4-9	02340	cephalus 2017-4-9 09:44
[原创] 基于至简设计法的数字时钟设计	mdykj33 2017-2-15	41775	mdykj33 2017-4-8 17:46
[求助] ASIC设计中寄存器的复位问题	杀手1983 2017-4-5	52749	d389311339 2017-4-8 16:48
[求助] Northwest Logic的AXI DMA Back-End Core	jasonhzl 2014-9-15	54600	polarious 2017-4-8 16:46
[求助] quartues fft ip核的使用问题。	逝去的月影 2015-7-28	75324	xinzhengcheng 2017-4-8 10:29
[讨论] Xilinx ISE 14.1软件使用的Verilog标准是哪个？	艾克0928 2017-4-6	11681	艾克0928 2017-4-8 10:08
[求助] 多比特跨时钟域 sdc约束求助 ...2	dyytx 2017-2-14	166259	dyytx 2017-4-7 17:27
[求助] 如何在RTL级别代码中指定综合所需要的单元	lianlong 2017-3-29	63273	daviehj 2017-4-7 16:07
[原创] 大家仿真是用Modelsim还是NCVerilog？ ...2 3 4 5 6..8	tntdog 2010-5-23	7426047	mufengck 2017-4-7 15:04
[求助] VHDL编程求助	cheguangning 2017-4-7	02068	cheguangning 2017-4-7 14:59
[求助] verilog如何在测试代码中指定仿真时间的长度	windwithgone 2017-3-26	52790	mufengck 2017-4-7 14:49
[求助] 求助一个verilog模块，脉冲信号启动计数器，计数到定值停止。谢谢	donydong 2017-3-23	76322	殷工 2017-4-7 12:56
[求助] 请问有没有用过ALTASMI_PARALLEL这个IP的大侠？	psd0208 2009-12-16	14435	chunlei9924 2017-4-6 23:19
[求助] 有没有反综合工具（gate ->verilog） ...2	heshufeng 2014-1-23	197773	教父 2017-4-6 16:31
[求助] QUARTUS 编译设置的问题	djqlyy 2017-4-6	11737	djqlyy 2017-4-6 15:29
[原创] modelsim中关于$display的使用举例	wsz561208 2015-10-27	23151	ralphtwtw 2017-4-6 14:34
[求助] Nano Time求助	524781735@qq.co 2017-3-23	42372	524781735@qq.co 2017-4-6 13:47
[求助] modelsim FLI接口与C语言协同仿真详细教程	rainwerstone 2017-1-11	12651	ralphtwtw 2017-4-6 10:11
[求助] 请问synopsys的VCS软件如何保存高清波形图片	eda—wdy 2017-4-5	01801	eda—wdy 2017-4-5 21:53
[求助] FPGA的重新配置问题。	caojianxun 2017-4-5	22097	xiaoyunvsmm 2017-4-5 21:07
[求助] 关于Using_DE0-Nano_Flash	wsxiabing 2017-4-1	11512	wsxiabing 2017-4-5 17:41
[求助] 跪求ActiveHDL 8.2 安装程序。。	xiaoyu1992 2014-6-14	22534	vincentron 2017-4-5 15:05
[招聘] 有没有做FPGA开发的朋友有兴趣接私活的?私活性质，不用坐班	chenwen3678 2017-4-5	02907	chenwen3678 2017-4-5 14:14
[求助] FPGA的重新配置问题。	caojianxun 2017-4-5	01668	caojianxun 2017-4-5 11:52
[求助] FPGA的重新配置问题。	caojianxun 2017-4-5	01569	caojianxun 2017-4-5 11:52
[讨论] 关于PCIe的BAR空间	ainolike 2016-4-7	95802	荒漠小草 2017-4-5 10:37
[求助] 求教perl、tcl等脚本语言对一个数字前端或者验证者的重要性 ...2 3	jumphigh1987 2012-8-7	2513149	ilikeicdesign 2017-4-4 23:04
[求助] altera fpga远程升级 ...2	z312379500 2016-11-4	126655	刀剑无情 2017-4-4 22:12
[求助] 求助：关于quartus编译时出现的一个警告	habrade 2012-2-28	38603	西门电工 2017-4-4 17:29
[求助] 调试altera的TSE ipcore遇到的问题	ff0317 2014-7-31	12469	半岛阳光 2017-4-4 13:32
[求助] Quartus 16.1 Prime编译问题 - [悬赏 10 信元资产]	xiaoyunvsmm 2017-4-3	12669	xiaoyunvsmm 2017-4-4 09:40
[求助] synplify中怎么操作，直接真值表出电路？	tianqi911 2017-4-3	01844	tianqi911 2017-4-3 17:37

1 ... 276 277 278 279280281 282 283 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 13 |主题: 31136|排名: 15

快速发帖

浏览过的版块

站长推荐 /3