在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[求助] 亚稳态可以消除吗?  ...2 109010118 2014-12-25 168988 教父 2017-4-10 13:48
[求助] ise调用modelsim仿真,如何在modelsim里修改代码后编译重新生成仿真波形 林卓凡 2017-4-9 12342 konrad_26 2017-4-10 13:21
[求助] 求推荐一款一万左右的Xilinx的FPGA,做语音识别的 fenglichen 2017-4-9 02067 fenglichen 2017-4-9 19:18
[求助] 求助,哪位大神哪里有NOC的verilog 醉月含 2017-4-9 01792 醉月含 2017-4-9 17:30
[原创] 请教个问题,FPGA的MMCM产生的时钟是可以寄存器配置的么? atlandis 2017-4-9 01562 atlandis 2017-4-9 17:11
[原创] 承接Synopsys开发工具破解与安装QQ1014003606 adamite0 2017-4-9 01706 adamite0 2017-4-9 15:57
[求助] 请问谁有华为testbench编码这个参考资料吗??? kangxiaoxiao 2017-4-9 02001 kangxiaoxiao 2017-4-9 12:13
[资料] Topweaver SoC integration tool cephalus 2017-4-9 02456 cephalus 2017-4-9 09:44
[原创] 基于至简设计法的数字时钟设计 mdykj33 2017-2-15 41898 mdykj33 2017-4-8 17:46
[求助] ASIC设计中寄存器的复位问题 杀手1983 2017-4-5 52939 d389311339 2017-4-8 16:48
[求助] Northwest Logic的AXI DMA Back-End Core jasonhzl 2014-9-15 54763 polarious 2017-4-8 16:46
[求助] quartues fft ip核的使用问题。 逝去的月影 2015-7-28 75534 xinzhengcheng 2017-4-8 10:29
[讨论] Xilinx ISE 14.1软件使用的Verilog标准是哪个? 艾克0928 2017-4-6 11750 艾克0928 2017-4-8 10:08
[求助] 多比特跨时钟域 sdc约束 求助  ...2 dyytx 2017-2-14 166688 dyytx 2017-4-7 17:27
[求助] 如何在RTL级别代码中指定综合所需要的单元 lianlong 2017-3-29 63434 daviehj 2017-4-7 16:07
[原创] 大家仿真是用Modelsim还是NCVerilog?  ...23456..8 tntdog 2010-5-23 7427397 mufengck 2017-4-7 15:04
[求助] VHDL编程求助 cheguangning 2017-4-7 02224 cheguangning 2017-4-7 14:59
[求助] verilog如何在测试代码中指定仿真时间的长度 windwithgone 2017-3-26 52923 mufengck 2017-4-7 14:49
[求助] 求助一个verilog模块,脉冲信号启动计数器,计数到定值停止。谢谢 donydong 2017-3-23 76518 殷工 2017-4-7 12:56
[求助] 请问有没有用过ALTASMI_PARALLEL这个IP的大侠? psd0208 2009-12-16 14569 chunlei9924 2017-4-6 23:19
[求助] 有没有反综合工具(gate ->verilog)  ...2 heshufeng 2014-1-23 198238 教父 2017-4-6 16:31
[求助] QUARTUS 编译设置的问题 djqlyy 2017-4-6 11909 djqlyy 2017-4-6 15:29
[原创] modelsim中关于$display的使用举例 wsz561208 2015-10-27 23359 ralphtwtw 2017-4-6 14:34
[求助] Nano Time求助 524781735@qq.co 2017-3-23 42555 524781735@qq.co 2017-4-6 13:47
[求助] modelsim FLI接口与C语言协同仿真 详细教程 rainwerstone 2017-1-11 12753 ralphtwtw 2017-4-6 10:11
[求助] 请问synopsys的VCS软件如何保存高清波形图片 eda—wdy 2017-4-5 01876 eda—wdy 2017-4-5 21:53
[求助] FPGA的重新配置问题。 caojianxun 2017-4-5 22300 xiaoyunvsmm 2017-4-5 21:07
[求助] 关于Using_DE0-Nano_Flash wsxiabing 2017-4-1 11656 wsxiabing 2017-4-5 17:41
[求助] 跪求ActiveHDL 8.2 安装程序 。。 xiaoyu1992 2014-6-14 22693 vincentron 2017-4-5 15:05
[招聘] 有没有做FPGA开发的朋友有兴趣接私活的?私活性质,不用坐班 chenwen3678 2017-4-5 03013 chenwen3678 2017-4-5 14:14
[求助] FPGA的重新配置问题。 caojianxun 2017-4-5 01769 caojianxun 2017-4-5 11:52
[求助] FPGA的重新配置问题。 caojianxun 2017-4-5 01702 caojianxun 2017-4-5 11:52
[讨论] 关于PCIe的BAR空间 ainolike 2016-4-7 96046 荒漠小草 2017-4-5 10:37
[求助] 求教perl、tcl等脚本语言对一个数字前端或者验证者的重要性  ...23 jumphigh1987 2012-8-7 2513787 ilikeicdesign 2017-4-4 23:04
[求助] altera fpga远程升级  ...2 z312379500 2016-11-4 127045 刀剑无情 2017-4-4 22:12
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-11-5 07:36 , Processed in 0.045197 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块