数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 6 |主题: 31068|排名: 11

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 282 283 284 285286287 288 289 ... 888 / 888 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[原创] 初学者入门利器-明德扬fpga视频教程大更新	mdykj33 2017-2-13	93207	老姚1992 2017-2-20 20:49
[原创] 明德扬资料大赠送----笔试面试必看FPGA视频 ...2 3 4 5 6..33	mdykj33 2016-2-16	32944712	老姚1992 2017-2-20 20:29
[求助] Vivado中修改IP核源代码的问题	a1253340505 2017-2-20	13392	菜鸟要飞 2017-2-20 16:12
[讨论] vivado综合时ip core报错	daneast 2017-2-18	22575	daneast 2017-2-20 16:07
[求助] synplify 2015 安装中的SITE ID问题	djqlyy 2016-10-21	23635	djqlyy 2017-2-20 15:14
[求助] 请教下Cadence提供了哪些数字IC前端设计所用软件？	qwer20 2017-2-19	01331	qwer20 2017-2-19 22:57
[求助] 这样计算累加是否合理？always后面必须跟wire? ...2	steeven_lee 2017-1-31	114830	steeven_lee 2017-2-19 19:12
[求助] license	xyx_xt 2017-2-19	01759	xyx_xt 2017-2-19 13:56
[求助] xilinx Rapid IO IP license	genuineli 2017-2-19	02189	genuineli 2017-2-19 09:10
[求助] 请教各位大神关于VIVADO的ILA保存问题	nl2hbn 2017-2-18	01797	nl2hbn 2017-2-18 20:31
[求助] 请教一个verilog问题，谢谢！	qwer20 2017-2-18	22052	qwer20 2017-2-18 19:09
[求助] 求助！FPGA驱动OV5640时想扩大帧数 pll寄存器扩大一倍出现奇怪图像	529309659 2017-2-18	01778	529309659 2017-2-18 17:16
[求助] 想学习显示驱动IC（DDI）以及显示面板的相关知识，求推荐资料 - [悬赏 50 信元资产]	cmgit 2017-2-18	02008	cmgit 2017-2-18 14:03
[求助] aurora_8b10b核设计	黎释注册 2017-2-17	02269	黎释注册 2017-2-17 14:40
[求助] (`PC_WIDTH-6){branch_offset_imm[5]}这是什么运算？	qwer20 2017-2-15	41647	ddxx 2017-2-17 13:31
[求助] DDR3 multi-controller on ML605 ...2	recorner 2012-7-10	179547	昶橙子 2017-2-17 11:45
[求助] 两个DDR3间的乒乓操作问题	昶橙子 2017-2-16	22592	昶橙子 2017-2-17 11:32
[讨论] ddr	董小三 2017-2-16	22671	y23angchen 2017-2-17 11:28
[求助] 第一次做PCB板子，V5的FPGA设计焊接的时候怎么确定端口？	helimpopo 2017-1-23	82516	polun 2017-2-17 11:15
[求助] 布局布线后仿真问题	fangzai1314 2017-2-16	52591	fangzai1314 2017-2-17 09:13
[求助] UART问提	as0920 2017-2-16	52514	eggcar 2017-2-16 17:12
[求助] 有没有真正的大神，请教关于PLL的问题万分感谢！！！ ...2	我要努力学习 2014-2-24	105690	wxr00123 2017-2-16 16:23
[求助] 求使用verilog语言实现dtmf编码器，代码！！谢谢	wks 2017-2-16	01703	wks 2017-2-16 16:08
[求助] 关于影响静态时序分析的因数-PVT	masure 2014-2-28	66227	liu205573 2017-2-16 15:46
[求助] 求教！怎么看懂Isim中memory的文件所属	wzc92 2017-2-16	01968	wzc92 2017-2-16 15:04
[其它] 代码编辑工具vim入门	kingyuan 2015-11-22	97135	wangcaibaobao9 2017-2-16 10:04
[求助] ICC 建立参考库添加gds文件求助	血色残阳C 2017-2-15	12242	血色残阳C 2017-2-16 09:34
[原创] case(1)	飘渺仙 2017-2-16	03064	飘渺仙 2017-2-16 09:01
[求助] 请教前辈们一个简单处理器设计的问题，有劳进来看下。	qwer20 2017-2-15	11841	菜鸟要飞 2017-2-16 08:42
[求助] 双端口SRAM功能模型.v	cqxifeng 2017-2-15	02238	cqxifeng 2017-2-15 22:23
[求助] Virtex-5开发板的问题 ...2	xidianty 2012-6-27	145693	lclhitwh 2017-2-15 21:39
[求助] design compiler help	xiaoyisimonguo 2017-2-9	11750	DIANZIXIAOSHENG 2017-2-15 20:34
[求助] FPGA音乐播放器：ISE中用Coregen生成的ROM怎么在Verilog中读取？	Anccerson 2014-11-5	76212	Maccurry 2017-2-15 18:01
[求助] 有关usb通道与端口	vickifighting 2017-2-15	01778	vickifighting 2017-2-15 17:30
[讨论] verilog有没有类似于归约运算求和的操作符	daneast 2017-2-15	11976	chenhongyi123 2017-2-15 15:31

1 ... 282 283 284 285286287 288 289 ... 888 / 888 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 6 |主题: 31068|排名: 11

快速发帖

浏览过的版块

站长推荐 /1