EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31138|排名: 10

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 281 282 283 284285286 287 288 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] round robin 的 systemverilog 代码	user123random 2017-3-14	01761	user123random 2017-3-14 19:00
[求助] 悬赏：算法封装到FPGA里面	Jame_Wang 2017-3-13	11926	steeven_lee 2017-3-13 22:07
[求助] Xilinx ISE 在MAP的时候总在PLace的时候报错时钟引脚分配的问题	Djerly 2012-7-2	89111	姚圈圈 2017-3-13 21:17
[讨论] 讨论：A公司和X公司的FPGA的编译适配效率谁更高？	canoeeda 2017-3-13	01700	canoeeda 2017-3-13 20:33
[求助] QUARTUS II 9.0 打开pin planner崩溃	梅球王 2017-2-11	54162	佀维 2017-3-13 19:35
[求助] modelsim仿真遇到的问题	ningwei8027 2010-9-11	811004	teachwj 2017-3-13 17:34
[求助] JTAG HOST讨论，有现成IP 的也可直接联系	745579593 2017-3-13	22163	745579593 2017-3-13 16:51
[求助] 求助各位大神，有遇到过FPGA掉电内容丢失的吗？	kekeguda 2017-3-10	12910	asyou 2017-3-13 16:18
[讨论] 关于Altera DDR3配置问题	孔文青 2017-3-13	22872	孔文青 2017-3-13 15:30
[求助] SSRAM乒乓操作	黎释注册 2017-3-13	01999	黎释注册 2017-3-13 15:26
[求助] XILINX DDR3控制器MIG核问题请教	飞翔de蜗牛 2017-3-13	02203	飞翔de蜗牛 2017-3-13 14:35
[求助] 在linux中用vcs跑systemverilog，输入数据量稍微大一点就会报错	perfer6 2017-3-13	01396	perfer6 2017-3-13 11:46
[讨论] 单比特的变量尽量用按位运算还是逻辑运算？ ...2	daneast 2017-3-6	106366	daneast 2017-3-13 10:29
[求助] Liberty NCX	524781735@qq.co 2017-3-9	32531	524781735@qq.co 2017-3-13 09:20
[求助] 求助，DE2—115开发板的电源线能配到吗？	七纷浮沫 2017-3-13	01538	七纷浮沫 2017-3-13 00:00
[求助] xilinx ml605 ddr3 MIG example design 仿真问题求助	zsy5460 2013-6-24	86219	杨义 2017-3-12 14:55
[求助] 有关WinDriver开发PCIe驱动问题？为什么无限产生中断信号？	mariohi 2014-3-13	77536	赵贵权 2017-3-12 09:57
[求助] inout仿真问题	juzhimin 2017-3-9	22487	Bugod 2017-3-12 09:25
[原创] FPGA中memory的应用——多通道共享缓存 ...2 3	lucien_1986 2011-10-30	2821351	zhangbinsniper 2017-3-11 19:46
[讨论] 大家用ISE有调用第三方文本编辑器的吗	nateriver93 2017-2-28	42563	konrad_26 2017-3-11 15:10
[其它] PCI Express Endpoint Master DMA	axpro 2015-12-18	43323	xiyou515 2017-3-11 10:47
[求助] 谁有systemVUE的教程？	karaisan 2016-9-6	12823	andy_yuh 2017-3-11 09:18
[求助] 浮栅晶体管存储	jiang-- 2017-3-4	74320	14425324 2017-3-11 06:00
[求助] 请问上采样在数字电路中怎么实现啊 ...2	tastya 2017-1-5	195489	tastya 2017-3-10 20:35
[求助] 怎么在assignment editor中使用regional clock	谁枫而飘 2017-3-10	01534	谁枫而飘 2017-3-10 20:27
[求助] 求助各位大神，Xilinx Ise怎样添加源文件列表，以及有没有相关的命令行	kekeguda 2017-3-2	22294	kekeguda 2017-3-10 17:19
请教：FPGA静态时序分析与后仿真的区别 ...2	acan375 2009-12-2	1510862	494448264 2017-3-10 16:43
[求助] ISE更换FPGA型号，是否必须一步一步重新配置生成IP核？	lmwzm 2013-6-8	97397	494448264 2017-3-10 16:39
[求助] vivado/SDK 2016.1 hello word 控制台无法打印输出	easybad 2016-6-22	37451	niuniu1022 2017-3-10 11:20
[求助] 沈阳--借用KC705开发板	neufeifatonju 2015-2-23	73876	linlf369 2017-3-10 10:51
[求助] quartus II安装dsp build出错，请问怎么办？	Namco 2015-10-24	22980	creazystone 2017-3-9 23:06
[求助] DDR2 IP核布线问题	neoitachi 2013-6-10	53482	谁枫而飘 2017-3-9 21:59
[求助] 分频时钟怎么分配到全局时钟 ...2	谁枫而飘 2017-3-1	134461	谁枫而飘 2017-3-9 21:28
[求助] FPGA检测不到总线上发的数据	whllieying 2017-3-7	12131	zhangbinsniper 2017-3-9 20:07
[求助] AD7658的ad busy信号正好，输出不对 - [悬赏 30 信元资产]	qq470373513 2016-1-14	73587	野丫头199000 2017-3-9 17:06

1 ... 281 282 283 284285286 287 288 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31138|排名: 10

快速发帖

浏览过的版块

站长推荐 /3