数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 7 |主题: 31234|排名: 8

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 283 284 285 286287288 289 290 ... 893 / 893 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] QUARTUS 中怎么清除编译产生的数据	djqlyy 2017-3-16	22714	zhangbinsniper 2017-3-18 12:59
[资料] Xilinx 推出reVISION 堆栈（介绍、视频、白皮书等合集） ...2	jackzhang 2017-3-14	124969	574920045 2017-3-18 09:07
[资料] 自动白平衡算法 - [悬赏 10 信元资产]	星见 2017-3-15	44118	小桥通若耶之溪 2017-3-18 00:51
[求助] 求教大神们：搭建Linux系统下的IC设计验证平台！	cool_clf 2017-3-13	43566	cool_clf 2017-3-17 21:26
[讨论] 组合赋值，同样变量复制多份这是什么需要？	steeven_lee 2017-3-16	32730	charrasy 2017-3-17 21:03
[求助] 请教个问题！	ch12345abcd 2017-3-17	13434	tiancaijiameng 2017-3-17 18:42
[求助] 关于FPGA中的高通、低通滤波器的区别	tastya 2017-3-14	52754	tastya 2017-3-17 15:38
[求助] systemverilog和C++有什么主要的不同吗	qwer20 2017-3-17	01774	qwer20 2017-3-17 15:33
[原创] VHDL仿真时出现warning	fangzai1314 2017-3-17	01684	fangzai1314 2017-3-17 13:53
[资料] altera fpga 远程更新	muzili221 2017-3-13	32905	林间醉梦 2017-3-17 10:07
[求助] SRIO好难啊，ip核也好复杂啊。可怎么学啊	qiurijian 2017-2-27	52884	菜鸟要飞 2017-3-17 08:53
[讨论] ISE不支持 define宏定义方法	小华子 2017-3-17	02196	小华子 2017-3-17 08:40
[求助] ISE调用modelsim进行时序仿真	风起云涌66 2017-3-16	12322	huster 2017-3-16 17:07
[求助] (全部信元求助）Vivado 抽风，有时候无法编译interface,官方也没有解决 - [已解决]	wmy367 2017-3-15	64072	wmy367 2017-3-16 16:42
[求助] 求助，modelsim时序仿真无波形 ...2	z147028571 2015-8-27	105070	风起云涌66 2017-3-16 15:42
[求助] 求助GTX相关例程	shabbylife 2017-3-14	22296	风起云涌66 2017-3-16 15:21
[求助] 如何使用50MHZ FPGA本身的时钟产生一个 3MHZ 的分时钟 ...2	csba5201989 2011-1-28	1510154	wangming169 2017-3-16 11:05
[原创] MIPI command mode	atlandis 2013-7-30	22973	hsboyfxj 2017-3-16 10:18
[求助] PCB原理图从何入手？	口口JM 2017-3-6	22493	口口JM 2017-3-16 09:02
[求助] 如何选择合适的pad类型	supermustang 2012-8-30	66675	生为鸿妍 2017-3-15 16:13
[求助] 关于quartus新建DDR2的IP核问题。。。	tianjiacai2009 2017-3-3	93007	asyou 2017-3-15 16:05
[求助] 异步fifo actual write depth那些事儿。。。	最后的和弦 2013-3-27	44731	uestc_zyd 2017-3-15 15:30
[求助] 关于FPGA的普通IO时钟抖动问题	zhangwe 2017-3-15	23412	dogbear2245 2017-3-15 14:43
[原创] xilinx下载电缆的头因为插拔头和排线容易坏!	canoeeda 2017-3-14	22251	harry_hust 2017-3-15 14:37
[求助] 小白求助：在IC前端设计中通过增加逻辑来减少寄存器的使用数量，是否必要，有何优劣？	digital_ic_d 2017-3-6	11879	harry_hust 2017-3-15 14:27
[讨论] 三种条件判断方法"a?b:c", if , case综合出来居然一样？	steeven_lee 2017-3-11	64115	harry_hust 2017-3-15 14:00
[原创] DFF D触发器原理同步时序设计 RTL ...2	ao.xang 2015-5-13	1317086	14425324 2017-3-15 09:09
[求助] [求助]异步数据位宽转换问题	xiaogou1233 2017-2-18	22478	菜鸟要飞 2017-3-15 08:44
[求助] 时序约束为什么不起作用？	djqlyy 2017-2-15	12099	14425324 2017-3-15 08:20
[求助] 求教各位大神，如何实现数据位宽转换啊。。。 ...2	冰山独株 2014-11-21	139436	14425324 2017-3-15 08:15
[求助] 数字系统最高工作频率（maximum clock frequency）	hlr1993 2017-2-28	55405	14425324 2017-3-15 07:54
[原创] 同步时序or异步时序	hlr1993 2017-3-2	12386	14425324 2017-3-15 07:49
[求助] CRC解码如何做？	ppolw 2017-3-3	34036	14425324 2017-3-15 07:24
[讨论] reg和wire的最大位宽能定义多少？ ...2 3 4	daneast 2017-1-5	3414195	14425324 2017-3-15 07:19
[求助] 异步fifo里面连续写入4个数据，如何判断里面是否有4个写位置？	诠释幸福 2017-3-13	32669	14425324 2017-3-15 07:15

1 ... 283 284 285 286287288 289 290 ... 893 / 893 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 7 |主题: 31234|排名: 8

快速发帖

浏览过的版块

站长推荐 /1