大家仿真是用Modelsim还是NCVerilog？

jasonlhb · 发表于 2010-8-7 13:14:22

ncverilog 用得比較多, 工作站上的作業環境也多半是 ncverilog.
modelsim 好像偏向在 PC 上使用.

ymli123 · 发表于 2010-8-8 21:51:26

从传统看，NC出身好一些。

xiyan1 · 发表于 2010-8-24 09:33:08

NCVerilog不错

liuxiantao11 · 发表于 2010-8-24 20:00:28

我用MODELSIM

levin.lg · 发表于 2011-3-10 23:17:41

Modelsim

mjei · 发表于 2011-3-10 23:30:22

一般FPGA设计用ModelSim较多
ASIC设计用VCS较多
当然，都只是工具而已

chit_wps · 发表于 2011-3-11 08:58:44

NC快特别是在ASIC的后仿
如果是WIN平台上做FPGA 用Modelsim足够

GloriaChung · 发表于 2011-3-11 11:30:46

楼主错了，当仿真时间成瓶颈的时候，就有的你纠结了。
说实话，VCS、modelsim、ncverilog三个工具间的仿真速度还是有挺大差别的

StopMe · 发表于 2011-3-14 16:31:24

modelsim吧，NCverilog还没见人用过

beifengwx1100 · 发表于 2011-3-14 19:59:32

Modelsim比较常用，NC-verilog还没用过

[原创] 大家仿真是用Modelsim还是NCVerilog？