数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31359|排名: 9

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 285 286 287 288289290 291 292 ... 896 / 896 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] altera (cyciii)atlpll问题	vegh 2017-3-28	02880	vegh 2017-3-28 11:25
[原创] 关于锗的SILVACO仿真程序	woaiwole 2015-3-18	53472	nanjingnanjing 2017-3-27 21:24
[讨论] vivado吐槽贴	warking 2013-9-29	65413	2cky 2017-3-27 19:35
[原创] 【明德扬至简设计法系列教程】FPGA毕业设计案例文档教程 ...2	mdykj33 2017-3-15	145769	mdykj33 2017-3-27 17:48
[原创] 基于至简设计法实现的PWM调制verilog	mdykj33 2017-3-24	41879	mdykj33 2017-3-27 17:44
[求助] 浮栅 N管存储	jiang-- 2017-3-27	02161	jiang-- 2017-3-27 14:29
[求助] verilog编写四个按键控制一个数增减幅度的时候，只有最后一个else if里面的代码正常。	一路春合 2017-3-27	02138	一路春合 2017-3-27 11:25
[求助] Xilinx ISE环境问题	Martrix 2017-3-27	02288	Martrix 2017-3-27 10:39
[求助] PCIE困惑	schalke04 2014-11-13	54532	suancaizxt 2017-3-26 21:02
[求助] modlesim安装问题	renxing2017 2017-3-26	32290	renxing2017 2017-3-26 18:51
[招聘] 找做过Altera公司FPGA中Nios的同学，兼职高薪私活性质！足不出户赚外快	chenwen3678 2017-3-26	03529	chenwen3678 2017-3-26 09:50
[求助] 如何从 rtl code 生成工艺库无关的netlist?	shavian 2010-6-5	67345	15094030310 2017-3-25 21:14
[原创] 明德扬至简设计法--分享一份实现矩阵键盘的verilog代码可直接使用	mdykj33 2017-2-21	72096	mdykj33 2017-3-25 14:59
[求助] 4位16进制频率计ASIC设计--急,在线等[捂脸]	yifangts 2017-3-25	02212	yifangts 2017-3-25 13:46
[求助] FPGA	lxyzn 2017-3-25	12590	konrad_26 2017-3-25 10:19
[求助] synplify里怎么知道自己的逻辑设计对错？	tianqi911 2017-3-24	01733	tianqi911 2017-3-24 23:43
[求助] FPGA经过CH7301C的视频显示设计问题	camp 2013-6-4	74521	zengsir 2017-3-24 20:40
[求助] 关于数据传输的问题。	547420883 2017-3-24	01816	547420883 2017-3-24 17:11
[讨论] PCIe的RC模式控制代码价格几何？？ ...2	shiyinjita 2013-10-2	1813857	tjpu_wu 2017-3-24 16:58
[原创] vivado安装design edition还是system edition	atlandis 2015-10-22	17769	creese 2017-3-24 16:26
[求助] moelsim后仿中爆出保持时间违例 - [已解决]	风起云涌66 2017-3-20	32709	gaurson 2017-3-24 16:18
[求助] vcs 运行错误	boiiod 2011-12-30	13169	qptom 2017-3-24 16:18
[原创] 请教FPGA资源	atlandis 2017-3-21	12744	gaurson 2017-3-24 16:14
[求助] ASIC设计里，概念问题：RAM，寄存器数组，buffer	digital_ic_d 2017-3-22	12176	gaurson 2017-3-24 16:09
[求助] 【求助】利用ISE14.7封装个人IP问题	jxlannie 2017-3-24	12686	jxlannie 2017-3-24 15:57
[求助] 门控时钟中DFF应该下降沿触发还是上升沿触发？	billlowe 2017-3-16	44905	billlowe 2017-3-24 15:56
[求助] 请教ACP的用法	niuniu1022 2017-3-24	02301	niuniu1022 2017-3-24 14:40
[求助] memory controller 求救!!!!!!!!!!!!!!!	as0920 2017-3-24	12291	as0920 2017-3-24 12:18
[原创] 关于FPGA的选择及配置	jasonyu 2017-3-24	02436	jasonyu 2017-3-24 11:52
[求助] APB wrapper for can controller	我没逗你玩儿 2016-9-26	13037	14425324 2017-3-24 05:37
[资料] 七天玩Altera之验证篇 ...2 3 4 5 6..7	平凡的足迹 2014-4-1	6623969	peng19991220 2017-3-23 21:26
[求助] fpga	shypearl 2017-3-21	27213	zhangbinsniper 2017-3-23 20:38
[求助] xilinx altera tcl请教	qd0090 2017-3-23	02176	qd0090 2017-3-23 16:03
[求助] 用XPower Analyzer计算Xilinx FPGA的功耗	ttxs2009 2014-8-21	86689	granl 2017-3-23 15:24
[求助] vivado IP demo在window下的仿真问题	wangjun403 2017-3-22	23049	qladxk2008 2017-3-23 13:11

1 ... 285 286 287 288289290 291 292 ... 896 / 896 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31359|排名: 9

快速发帖

浏览过的版块

站长推荐 /1