EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 14 |主题: 31139|排名: 15

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 285 286 287 288289290 291 292 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[其它] 代码编辑工具vim入门	kingyuan 2015-11-22	97440	wangcaibaobao9 2017-2-16 10:04
[求助] ICC 建立参考库添加gds文件求助	血色残阳C 2017-2-15	12342	血色残阳C 2017-2-16 09:34
[原创] case(1)	飘渺仙 2017-2-16	03187	飘渺仙 2017-2-16 09:01
[求助] 请教前辈们一个简单处理器设计的问题，有劳进来看下。	qwer20 2017-2-15	11914	菜鸟要飞 2017-2-16 08:42
[求助] 双端口SRAM功能模型.v	cqxifeng 2017-2-15	02326	cqxifeng 2017-2-15 22:23
[求助] Virtex-5开发板的问题 ...2	xidianty 2012-6-27	145932	lclhitwh 2017-2-15 21:39
[求助] design compiler help	xiaoyisimonguo 2017-2-9	11876	DIANZIXIAOSHENG 2017-2-15 20:34
[求助] FPGA音乐播放器：ISE中用Coregen生成的ROM怎么在Verilog中读取？	Anccerson 2014-11-5	76327	Maccurry 2017-2-15 18:01
[求助] 有关usb通道与端口	vickifighting 2017-2-15	01879	vickifighting 2017-2-15 17:30
[讨论] verilog有没有类似于归约运算求和的操作符	daneast 2017-2-15	12038	chenhongyi123 2017-2-15 15:31
[求助] PN信号形成	sally050119 2017-2-15	02346	sally050119 2017-2-15 11:56
[原创] ds28e01	zhqhzj 2017-1-18	11925	zhqhzj 2017-2-15 10:02
请问：逻辑的算法与纯软件的算法有何异同	xz2001cih 2007-1-16	93947	memcad 2017-2-15 09:38
[求助] DDR3的bank间乒乓操作问题 ...2	昶橙子 2017-1-19	107022	昶橙子 2017-2-14 16:09
[求助] 寄存器保留位？只读寄存器固定值？	digital_ic_d 2017-2-14	53032	digital_ic_d 2017-2-14 10:55
[求助] SDSoC环境下如何搭建自定义的裸机平台？	chenbeihp 2015-9-15	32961	sgphoto 2017-2-14 10:54
[求助] aurora 8B10B ip核设计	黎释注册 2017-2-14	02164	黎释注册 2017-2-14 09:43
[求助] 高价求购买DVB-T demodulator digital baseband IP Core 源码	matlabfpga 2017-2-13	01737	matlabfpga 2017-2-13 16:31
[求助] RAM 选择	as0920 2017-2-12	52896	runileking 2017-2-13 15:56
[原创] 后仿时得到两张网表，带PG和不带PG的，请问它们区别是什么	670687308 2016-10-18	27396	bornforhappy 2017-2-13 09:49
[求助] 关于使用Spartan6 GTP 进行数据互传时的错位问题 ...2	zhangjinyu 2015-6-9	136595	黎释注册 2017-2-13 09:19
[求助] 光纤通信aurora 8b/10b	黎释注册 2017-1-16	65400	黎释注册 2017-2-13 08:47
[原创] 有没有这种可能	gygyg 2013-7-19	53419	黎释注册 2017-2-13 08:45
[其它] Xilinx SATA Host控制器	axpro 2017-2-12	02598	axpro 2017-2-12 18:57
[求助] xilinx k7开发板电路图	whllieying 2017-2-12	12626	sme-ic 2017-2-12 17:23
[资料] 100 Power Tips for FPGA Designers - Stavinov, Evgeni.pdf ...2 3	hstar 2012-11-28	269736	auspiciouschen 2017-2-11 18:25
[求助] dcm锁定	jfp_eda 2017-2-11	02051	jfp_eda 2017-2-11 16:44
[求助] altera ip核生成	adc123 2017-2-10	22371	adc123 2017-2-11 16:20
[讨论] IP Integrator可以怎样用？	steeven_lee 2017-2-10	12396	steeven_lee 2017-2-10 01:03
[求助] AES解密算法的问题…… ...2	1920 2010-4-30	136993	DIANZIXIAOSHENG 2017-2-9 23:35
[求助] AXI总线 register slice???	digital_ic_d 2017-1-11	27879	DIANZIXIAOSHENG 2017-2-9 23:32
[求助] 求教大神们，FPGA 串并转换 ISERDES的问题 ...2 3 4	320070921971 2015-4-17	3912902	S900827 2017-2-9 21:46
[求助] 格雷码对比会有毛刺吗？ ...2	dyytx 2017-1-7	145804	lisely 2017-2-9 18:15
[求助] DC综合时，如何约束inout类型的端口？	1027199631 2017-2-9	03505	1027199631 2017-2-9 17:29
[求助] 数字滤波器FIR的采样率问题	tori128 2016-3-21	53878	ljczl 2017-2-9 17:27

1 ... 285 286 287 288289290 291 292 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 14 |主题: 31139|排名: 15

快速发帖

浏览过的版块

站长推荐 /3