在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1888|回复: 0

[求助] 4位16进制频率计ASIC设计--急,在线等[捂脸]

[复制链接]
发表于 2017-3-25 13:46:18 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x

VHDL代码参考( 4进制频率设计),将VHDL代码转化为逻辑电路图后在tanner软件的S-EDIT上重画,用T_spice完成模拟分析、用L-_EDIT完成自动布局布线形成版图、并完成LVS 对比等完整的设计过程。依据设计过程写出设计报告。

有大神能花点时间帮下忙吗?别的都好说

可以加qq781242626

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-5 04:25 , Processed in 0.012516 second(s), 8 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表