EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31139|排名: 7

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 286 287 288 289290291 292 293 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 求助：基于FPGA的存储器测试算法实现	tt008e 2012-5-18	98263	caltech_usa 2017-2-9 16:59
[招聘] （广州）诚招FPGA硬件工程师	Dearamber 2016-6-7	64100	dogbear2245 2017-2-9 16:57
[求助] 数字下变频的ip核之Altera与Xilinx之对比	qiurijian 2017-2-6	42849	ljczl 2017-2-9 16:48
[求助] 是否可以用FPGA来完成？	nicey73 2017-2-9	22175	ljczl 2017-2-9 16:47
[求助] FPGA与DSP之间的数据传输接口	qiurijian 2017-2-6	62648	dogbear2245 2017-2-9 16:40
[求助] 如何统计reg变量中1的个数	3008202060 2017-2-9	32624	ppoogood 2017-2-9 15:38
[原创] FPGA实现排序（中值滤波器设计）	wmy367 2017-1-24	14294	越远 2017-2-9 11:10
[求助] UltraEdit如何配置Verilog环境 ...2	gateway91 2014-8-17	1811598	frank_chen203 2017-2-8 19:51
[求助] K7芯片的VCCINT和VCCAUX对地短路	541397129 2017-2-8	13055	runileking 2017-2-8 16:03
[求助] FPGA程序解读	duan1234 2017-2-8	02219	duan1234 2017-2-8 15:38
[求助] 设计中有verilog和VHDL两种语言，如何用nLint进行编码规则检查	dly541 2017-2-6	12422	dly541 2017-2-8 11:39
[求助] questasim仿真时wave和transcript失踪	daneast 2017-1-25	22525	daneast 2017-2-8 10:20
[求助] 关于FPGA实现STM64收发问题	sd040052 2017-2-6	42447	3008202060 2017-2-7 23:23
[求助] quartus ii 调用DDR2 IP核时无法生成（已经完成破解获得ddr2的license0	529309659 2017-2-7	11870	t28user 2017-2-7 21:30
[求助] FPGA时序约束方面的资料xilinx	rainwerstone 2017-2-5	22433	sck1101 2017-2-7 20:21
[讨论] quartusii里面调用ddr2 sdram IP核的问题	gginhouse 2014-8-30	23195	529309659 2017-2-7 16:55
[求助] 简单的ALU求绝对值极值的请教	ldl8023 2017-2-7	22520	ldl8023 2017-2-7 16:48
[求助] IP 上电过程	紫云lyj 2017-2-7	01955	紫云lyj 2017-2-7 16:22
[原创] 请问PT功耗估测有多准？	atlandis 2017-2-7	11725	atlandis 2017-2-7 15:26
[求助] emmc问题求助，programming状态持续了600毫秒，咋办	maopaodeyu 2017-2-5	11708	sukong123 2017-2-6 17:43
[讨论] pcie 的参考时钟问题	yangweijlu 2017-2-4	39206	sukong123 2017-2-6 17:39
[求助] 新手上路，quartus II 15.0 的软件问题求助！！	zhang12232015 2017-2-6	22325	zhang12232015 2017-2-6 16:36
[求助] quartus中自己写的module如何与RS232IP通讯？	tombfw 2017-1-26	12596	t28user 2017-2-5 21:30
[求助] LVDS求助新人不懂	1252005989 2016-11-16	83125	yhmwjmm 2017-2-5 15:25
[求助] XILINX 除法IP核 4.0使用问题	foxconnwyb 2017-1-6	42479	yhmwjmm 2017-2-5 15:20
[求助] win10 系统中安装ISE14.5 xilinx USB Cable 驱动安装失败	wwj12521 2017-2-4	04762	wwj12521 2017-2-4 17:12
[原创] 请教tcon对于画异的处理	atlandis 2017-2-4	32348	atlandis 2017-2-4 17:09
[求助] 新手求助用的是QUARTUS II 15.0版本	胡志峰 2017-1-30	22559	lx2116 2017-2-4 15:57
[求助] 悬赏1000￥求助，cyclone IV，怎样才能从普通IO输入时钟到内部PLL - [悬赏 20 信元资产] ...2	fzfh1219 2016-11-12	118103	gubels 2017-1-28 01:59
[求助] Xilinx K7系列中OSERDES的问题	hansonsi 2014-4-24	714573	hanbenguang 2017-1-24 20:49
[原创] FPGA仿真多路数据流直接保存到文件	wmy367 2017-1-24	02272	wmy367 2017-1-24 15:47
[原创] Altera PLL时钟动态重配置简单实现	wmy367 2017-1-23	12533	akira2009999 2017-1-24 13:23
[招聘] 私活找精通matlab做通信方面的同学，赚外快喽	chenwen3678 2017-1-24	02116	chenwen3678 2017-1-24 10:38
[求助] PCIE3.0的DMA测试中同时读写内存，完成包会丢失	挂在天边的鱼 2016-6-24	32711	MElik003 2017-1-23 20:16
[讨论] ddr3 mig使用时app_rdy的疑问 ...2	daneast 2017-1-12	159422	daneast 2017-1-23 09:32

1 ... 286 287 288 289290291 292 293 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31139|排名: 7

快速发帖

浏览过的版块

站长推荐 /3