在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
[求助] 关于FPGA下载bit文件错误的问题 feiyangbaxia 2017-1-5 53169 feiyangbaxia 2017-1-11 18:34
[原创] PCI接口项目承接 春野雪 2017-1-11 01974 春野雪 2017-1-11 16:23
[求助] timequest set_input_delay attach_img whyyxn 2013-2-26 96768 gommy 2017-1-11 15:50
[求助] 关于FPGA综合 tastya 2016-12-26 43714 teemo 2017-1-11 13:24
[求助] 怎么在ChioScope里使用两个采样时钟? 菜鸟要飞 2017-1-11 12302 菜鸟要飞 2017-1-11 11:04
[求助] QUARTUS II 13怎么把寄存器固定到IO里面 djqlyy 2017-1-11 32952 rainwerstone 2017-1-11 11:02
[求助] 违反时序约束为什么不报错呢? djqlyy 2017-1-11 01677 djqlyy 2017-1-11 10:41
[求助] 做过FPGA 数字音频会议系统的高手们请进 wilson2017 2017-1-9 42157 wilson2017 2017-1-11 09:47
[讨论] 单比特信号同步器 飘渺仙 2017-1-5 12659 飘渺仙 2017-1-11 09:38
[求助] FF 和 RR分别代表什么意思 attach_img djqlyy 2017-1-11 02901 djqlyy 2017-1-11 09:15
[求助] 关于例化乘法器的问题 z312379500 2017-1-11 01900 z312379500 2017-1-11 09:07
[原创] ISE13.2工程升级到14.7综合之后笔记本综合ISE软件崩溃问题 xiyou515 2017-1-11 01259 xiyou515 2017-1-11 08:52
[原创] vim quickfix ncverilog 配置 attachment  ...23 yzt000000 2011-2-28 249397 yzt000000 2017-1-10 21:45
[求助] Modelsim 仿真出错 “Module 'IBUFG' is not defined” attach_img  ...2 lbcumt 2015-1-26 1317384 zhaoxinghaixd 2017-1-10 17:32
[求助] QUARTUS 中能固定输出延时吗 djqlyy 2017-1-10 02076 djqlyy 2017-1-10 16:32
[求助] 关于FPGA(xilinx)时序约束的几个问题求助? hollandvan 2017-1-9 52131 rainwerstone 2017-1-10 14:46
[求助] FPGA控制CH376 slsfamily 2017-1-10 01828 slsfamily 2017-1-10 14:33
[求助] 计数器,时序 attach_img  ...2 汉白雪玉 2016-12-6 165002 rainwerstone 2017-1-9 16:42
[原创] 用FPGA做一些课程设计,有没有有经验的!多准备点money送你! chenwen3678 2017-1-9 01508 chenwen3678 2017-1-9 15:51
发帖咨询:xc7z020中的PL处理器如何驱动PS处理器中的DDR3控制器啊? digest kaikai_2014 2014-10-21 44661 constatine 2017-1-9 15:48
[资料] 发个ic61 base的地址,不要积分 attachment 641695596 2012-7-29 73959 constatine 2017-1-9 15:45
[求助] SUNG异步fifo style2 求解释 dyytx 2017-1-7 11964 constatine 2017-1-9 15:43
[求助] 请教大家debussy怎么添加Xilinx的库?  ...2 achillowy 2011-2-23 1311182 constatine 2017-1-9 15:39
[求助] dc综合时,怎么才能不使用design ware? xiangpeis 2016-12-14 42202 edacw 2017-1-9 15:38
[原创] 解读标准CJJ 89-2012中关于路灯电缆和接头的要求 attach_img byelectric 2016-9-8 93014 constatine 2017-1-9 15:36
[求助] chipscope 时钟信号 attach_img 风起云涌66 2016-5-25 74314 constatine 2017-1-9 15:36
[原创] ISE13.2直接升级到14.7综合之后ISE软件崩溃问题 dx126321 2017-1-9 01663 dx126321 2017-1-9 15:34
[招聘] 寻兼职FPGA工程师长期合作 laserjohn 2017-1-3 63578 constatine 2017-1-9 15:22
[求助] 判断EEPROM烧写完毕信号问题  ...2 thvvsherry 2016-11-29 104609 ysqsmallfish 2017-1-9 14:25
[讨论] 分频时钟到底该怎么用? 谁枫而飘 2016-12-24 83981 ysqsmallfish 2017-1-9 14:23
[讨论] 是什么导致的这样大的效率差距 AnswerLJ 2016-9-26 52773 AnswerLJ 2017-1-9 11:45
[活动] 兼职 FPGA+硬件工作 tomdong074 2016-12-22 22869 xiaoyqing 2017-1-7 20:00
[求助] 使用XILINX自带的除法IP核,MAP速度太慢 attach_img foxconnwyb 2017-1-6 12368 xiaoyqing 2017-1-7 19:50
[求助] FPGA输出电压问题 天涯_0 2017-1-3 52692 越远 2017-1-7 14:28
[原创] FPGA工程师的出路 ye_hong_lei 2017-1-5 22780 越远 2017-1-7 14:27
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-4 13:46 , Processed in 0.055656 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块