在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
[求助] 新手前来求助 Enzo_Tang 2016-12-23 12440 Enzo_Tang 2016-12-23 10:04
[求助] synopsys公司的DC综合软件有没有windows版本的?  ...2 诺基亚 2014-7-13 176650 花涛 2016-12-22 21:26
[求助] vivado 2016 有带IP的license么 quenii 2016-12-22 02720 quenii 2016-12-22 16:27
[资料] cycloneIV 配套齐全 9成新,400块出型号:EP4CE15F17C8 attach_img anyview94058422 2016-11-15 22741 anyview94058422 2016-12-22 15:44
[求助] 请问quartus ii 15.0有32位的吗 wangcaibaobao9 2016-12-16 12544 YYFFLLMMNN 2016-12-22 13:45
[其它] 寻找FPGA兼职工作 tomdong074 2016-12-22 02742 tomdong074 2016-12-22 10:06
[求助] PAL视频图像问题  ...2 yongliw 2011-1-7 115514 JohnnyIan 2016-12-21 21:59
[求助] 网表仿真X态求教 icie 2016-12-21 02773 icie 2016-12-21 21:38
[求助] PAL制式显示FPGA实现问题  ...2 logilas 2010-3-30 1813119 JohnnyIan 2016-12-21 20:52
[求助] 关于PAL输出显示的问题 3008202060 2015-6-25 32670 JohnnyIan 2016-12-21 20:47
[资料] 《UVM实战》配套源代码 cctabps 2016-12-20 63144 ljt95 2016-12-21 19:13
[求助] modelsim仿真遇到一些问题,请大家看看 attach_img 稣滂 2016-12-20 22066 稣滂 2016-12-21 15:31
[求助] Quartus 13的ddr2 sdram controller太慢了生成不出来怎么办。。 gothinkbig 2016-4-4 33045 Eagleson 2016-12-21 15:19
[求助] debussy vhdl Verilog混合仿真问题 attach_img Eagleson 2016-12-21 01967 Eagleson 2016-12-21 09:56
[求助] sdram初始化过程求助 851018986 2016-12-21 01799 851018986 2016-12-21 09:19
[求助] Vivado中阶乘(**)的问题 matao0310 2016-12-20 02058 matao0310 2016-12-20 16:43
请问斑竹一个关于dpll的问题 attachment  ...23 guanfree 2003-7-18 2610230 guolh 2016-12-20 15:32
[求助] 关于TLB 入口 lianlong 2016-12-18 12206 jxk304 2016-12-20 15:29
[求助] 求助大神:有没有Atrenta SpyGlass中文教程,求分享~ zhouhuan123 2016-12-8 12392 花涛 2016-12-20 14:44
[原创] vivado中DDR3读地址的问题 binye11 2016-11-23 12612 林间醉梦 2016-12-20 13:52
[调查] 友晶科技怎么样? my8310291 2016-12-20 02378 my8310291 2016-12-20 13:12
[讨论] 不同版本的Synopsys Reference Methodology会多大不同 thishome 2016-7-14 22777 trailerwagon 2016-12-20 01:43
[求助] FPGA与DP83640实现百兆以太网RMII接口收发控制器 konrad_26 2016-12-14 22751 konrad_26 2016-12-19 13:27
[求助] 关于ASIC前端代码中寄存器的复位 杀手1983 2016-12-16 22155 杀手1983 2016-12-18 16:06
[求助] Verilog如何判别一个多bit数中含有1的个数  ...23 abonic 2010-3-17 2323417 chaohang 2016-12-18 13:48
[求助] 关于用verilog语言编写检测开关的问题 Fastearin 2016-12-17 01610 Fastearin 2016-12-17 23:07
[求助] 求助求助,关于nand_flash的BCH解码的问题 jie768029 2016-11-25 32237 xpy6119296 2016-12-17 22:04
[求助] 新人求助帖 红绿黄灯 2016-12-17 01717 红绿黄灯 2016-12-17 17:39
[求助] [小白求助]关于ZYNQ7000的ARM核使用 weisoup 2016-11-29 82663 sunwei0717 2016-12-17 17:16
[求助] 请问vivado怎么生成数据流图 claire123456 2016-12-3 33622 sunwei0717 2016-12-17 16:45
[招聘] 招聘:芯片设计和验证『西安,深圳』  ...2 芯片新人 2016-11-28 104377 芯片新人 2016-12-17 16:33
[原创] 出售黑金二代FPGA开发板 Cyclone II ep2c8q208c8n 9成新 185块出 attach_img anyview94058422 2016-12-13 43186 anyview94058422 2016-12-16 22:35
[求助] 请问Synplify_premier如何利用tcl cmd 退出GUI界面 363983948 2015-4-24 13031 踏燕马 2016-12-16 19:03
[求助] ddr2写入数据的时候,一行一行的写入与顺序写入的区别? z894811350 2015-8-27 73612 daneast 2016-12-16 16:44
[求助] smic18_ss.db smic18_ff.db有甚区别啊 W13675308408 2014-10-6 52880 yixinttt 2016-12-16 12:23
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-4 01:42 , Processed in 0.042482 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块