EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31141|排名: 12

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 289 290 291 292293294 295 296 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] dc综合时，怎么才能不使用design ware？	xiangpeis 2016-12-14	42294	edacw 2017-1-9 15:38
[原创] 解读标准CJJ 89-2012中关于路灯电缆和接头的要求	byelectric 2016-9-8	93157	constatine 2017-1-9 15:36
[求助] chipscope 时钟信号	风起云涌66 2016-5-25	74439	constatine 2017-1-9 15:36
[原创] ISE13.2直接升级到14.7综合之后ISE软件崩溃问题	dx126321 2017-1-9	01736	dx126321 2017-1-9 15:34
[招聘] 寻兼职FPGA工程师长期合作	laserjohn 2017-1-3	63740	constatine 2017-1-9 15:22
[求助] 判断EEPROM烧写完毕信号问题 ...2	thvvsherry 2016-11-29	104745	ysqsmallfish 2017-1-9 14:25
[讨论] 分频时钟到底该怎么用？	谁枫而飘 2016-12-24	84126	ysqsmallfish 2017-1-9 14:23
[讨论] 是什么导致的这样大的效率差距	AnswerLJ 2016-9-26	52881	AnswerLJ 2017-1-9 11:45
[活动] 兼职 FPGA+硬件工作	tomdong074 2016-12-22	22992	xiaoyqing 2017-1-7 20:00
[求助] 使用XILINX自带的除法IP核，MAP速度太慢	foxconnwyb 2017-1-6	12473	xiaoyqing 2017-1-7 19:50
[求助] FPGA输出电压问题	天涯_0 2017-1-3	52842	越远 2017-1-7 14:28
[原创] FPGA工程师的出路	ye_hong_lei 2017-1-5	22893	越远 2017-1-7 14:27
[求助] 加入PWM模块，资源爆了 ...2	foxconnwyb 2017-1-5	104948	foxconnwyb 2017-1-6 17:59
[求助] 初学者对于FPGA	qqkaka22 2016-12-23	32657	rainwerstone 2017-1-6 11:46
[求助] QUARTUS IP 核无法编辑的问题	djqlyy 2016-12-12	52676	fascinate_lyd98 2017-1-6 11:02
[求助] 关于用SYNPLIFY调用ISE14.7下的PCIE的IP核的问题，谢谢！	wandtdk 2017-1-6	02751	wandtdk 2017-1-6 02:48
[求助] 求解决，systemverilog中interface的一些问题	gongchengshi15 2017-1-5	01931	gongchengshi15 2017-1-5 12:04
[求助] 关于fir滤波器	z312379500 2016-12-27	22334	z312379500 2017-1-5 11:57
[求助] 求助：axi4 stream to video IP核	zixuan1982 2017-1-5	02156	zixuan1982 2017-1-5 11:38
[招聘] 寻FPGA兼职机会	xpy6119296 2016-12-17	22681	laserjohn 2017-1-5 01:03
[原创] VCS仿真时不时error，清一下report，就好了，下次又error	atlandis 2017-1-4	12988	atlandis 2017-1-4 16:02
[招聘] 求FPGA兼职 ...2	csuly 2016-1-22	1310343	laserjohn 2017-1-3 23:44
[求助] ddr3能否只读取1个地址的值	daneast 2017-1-1	52761	daneast 2017-1-3 16:13
[求助] 关于DC综合对复位信号的设置问题	shaozhen 2016-12-21	36275	orlye 2017-1-3 15:38
[求助] icg cell加使能控制构成的分频器有什么好处？	zhouchaozinc 2016-11-14	42948	南宫恨 2017-1-3 14:41
[原创] 请教vcs的-Mupdate用法	atlandis 2017-1-3	02496	atlandis 2017-1-3 10:10
[讨论] sd卡SD模式操作 ...2 3 4 5	qswsjs 2012-11-17	4427885	slsfamily 2017-1-3 09:07
[招聘] 聘fpga高手兼职 ...2	wuage001 2015-6-15	116439	laserjohn 2017-1-3 02:58
[求助] 小弱来问：关于Verilog的#用法	yzy0704 2016-12-8	52752	hjj3547110 2017-1-2 17:26
[求助] Xilinx开发板Block RAM的使用 ...2 3 4	cqugjw 2013-6-9	3325577	hjj3547110 2017-1-2 17:24
[求助] 求证：ModelSim只要不退出，更改的程序就无法体现？	YYFFLLMMNN 2016-12-9	62465	hjj3547110 2017-1-2 17:21
[原创] 一种低成本的高速SRAM 替代解决方案	PSRAM 2016-12-6	94030	hjj3547110 2017-1-2 17:20
[求助] FPGA输出PAL制式信号的问题	jaysummer 2011-1-7	76126	hjj3547110 2017-1-2 17:19
[求助] dc综合	zhaoweias 2016-12-18	22790	hjj3547110 2017-1-2 17:08
[求助] fpga的pcie模块单独损坏？	engbe 2016-12-27	22593	bayilaoye2016 2017-1-2 16:46

1 ... 289 290 291 292293294 295 296 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31141|排名: 12

快速发帖

浏览过的版块

站长推荐 /3