QuartusII IP核做的ROM

一大块士力架

各位神人，我用QuartusII IP核做了一个1_PORT的ROM，每个存储单元12位，深度为16384（2的14次方），地址范围为0—16383，其中前面一半存储单元存的是负数，后面一半是正数，但是我对这个ROM进行测试，地址明明是前面一半的地址，输出的却是正数，实在不知道哪里错了，求各位神人指点迷津。（我用的是VHDL，测试文件的输入时钟变量clk是std_logic型，输入地址变量addr是std_logic_vector(13 downto 0)型，输出变量c_out是std_logic_vector(11 downto 0)型。）

一大块士力架

终于知道错在哪里了，要把用来对ROM存储单元初始化的.mif文件的数据类型改一下，不用十进制，改用二进制，再重新对ROM赋值就OK了，同样谢谢各位神人。

zpw546

问个问题 一般来说 rom是一个时钟一个输入一个输出 那IP核的2-port的rom是怎样做到一个时钟两输入两输出，而且还是基于同一个记忆体的前提，我自己试着写这种多输入多输出的，发现最好还是被综合成两个1输入1输出。