EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31139|排名: 7

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 288 289 290 291292293 294 295 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[讨论] FPGA中memory的应用——多通道共享缓存？？实际中的问题！！！ ...2	shiyinjita 2013-3-1	1813077	youyou_hua 2017-1-14 22:43
[求助] 用verilog如何编写一个既快速又省资源的整型开方函数呢？ ...2	maybeyang 2013-11-7	1111085	rainwerstone 2017-1-14 12:12
[调查] 请问，FPGA的应用在哪些领域占优势？	xyx_xt 2017-1-9	52898	rainwerstone 2017-1-14 12:09
[求助] Vivado综合后很多模块被优化	3008202060 2017-1-13	33833	3008202060 2017-1-14 08:35
请教如何使用HSPICE求电路中各节点的电容	fcc124 2007-5-4	86798	DPWM 2017-1-13 18:04
[原创] simvision可以看用来看netlist的电路图吗？	crazyradio 2017-1-13	02123	crazyradio 2017-1-13 16:33
[求助] FMC接口的PCB设计	盛夏de空城 2017-1-13	23311	盛夏de空城 2017-1-13 15:20
[讨论] xilinx FPGA时钟是怎样布线的	rainwerstone 2017-1-12	12386	tao2000 2017-1-12 16:59
[求助] 有没有人做过FIR多相下采样滤波器？为啥输入频率高会造成输出失真？	jingxinxiude 2017-1-10	22543	fascinate_lyd98 2017-1-12 11:05
[求助] 大家知道市场上有能产生1.8V的外接引脚的FPGA开发板吗？	天涯_0 2017-1-12	01578	天涯_0 2017-1-12 09:43
[求助] 关于FPGA下载bit文件错误的问题	feiyangbaxia 2017-1-5	53289	feiyangbaxia 2017-1-11 18:34
[原创] PCI接口项目承接	春野雪 2017-1-11	01992	春野雪 2017-1-11 16:23
[求助] timequest set_input_delay	whyyxn 2013-2-26	97083	gommy 2017-1-11 15:50
[求助] 关于FPGA综合	tastya 2016-12-26	43958	teemo 2017-1-11 13:24
[求助] 怎么在ChioScope里使用两个采样时钟？	菜鸟要飞 2017-1-11	12373	菜鸟要飞 2017-1-11 11:04
[求助] QUARTUS II 13怎么把寄存器固定到IO里面	djqlyy 2017-1-11	33027	rainwerstone 2017-1-11 11:02
[求助] 违反时序约束为什么不报错呢？	djqlyy 2017-1-11	01769	djqlyy 2017-1-11 10:41
[求助] 做过FPGA 数字音频会议系统的高手们请进	wilson2017 2017-1-9	42277	wilson2017 2017-1-11 09:47
[讨论] 单比特信号同步器	飘渺仙 2017-1-5	12783	飘渺仙 2017-1-11 09:38
[求助] FF 和 RR分别代表什么意思	djqlyy 2017-1-11	02995	djqlyy 2017-1-11 09:15
[求助] 关于例化乘法器的问题	z312379500 2017-1-11	01991	z312379500 2017-1-11 09:07
[原创] ISE13.2工程升级到14.7综合之后笔记本综合ISE软件崩溃问题	xiyou515 2017-1-11	01291	xiyou515 2017-1-11 08:52
[原创] vim quickfix ncverilog 配置 ...2 3	yzt000000 2011-2-28	249772	yzt000000 2017-1-10 21:45
[求助] Modelsim 仿真出错 “Module 'IBUFG' is not defined” ...2	lbcumt 2015-1-26	1317792	zhaoxinghaixd 2017-1-10 17:32
[求助] QUARTUS 中能固定输出延时吗	djqlyy 2017-1-10	02158	djqlyy 2017-1-10 16:32
[求助] 关于FPGA（xilinx）时序约束的几个问题求助？	hollandvan 2017-1-9	52201	rainwerstone 2017-1-10 14:46
[求助] FPGA控制CH376	slsfamily 2017-1-10	01925	slsfamily 2017-1-10 14:33
[求助] 计数器，时序 ...2	汉白雪玉 2016-12-6	165209	rainwerstone 2017-1-9 16:42
[原创] 用FPGA做一些课程设计，有没有有经验的！多准备点money送你！	chenwen3678 2017-1-9	01533	chenwen3678 2017-1-9 15:51
发帖咨询：xc7z020中的PL处理器如何驱动PS处理器中的DDR3控制器啊？精华1	kaikai_2014 2014-10-21	44787	constatine 2017-1-9 15:48
[资料] 发个ic61 base的地址,不要积分	641695596 2012-7-29	74131	constatine 2017-1-9 15:45
[求助] SUNG异步fifo style2 求解释	dyytx 2017-1-7	12041	constatine 2017-1-9 15:43
[求助] 请教大家debussy怎么添加Xilinx的库？ ...2	achillowy 2011-2-23	1311417	constatine 2017-1-9 15:39
[求助] dc综合时，怎么才能不使用design ware？	xiangpeis 2016-12-14	42292	edacw 2017-1-9 15:38
[原创] 解读标准CJJ 89-2012中关于路灯电缆和接头的要求	byelectric 2016-9-8	93156	constatine 2017-1-9 15:36

1 ... 288 289 290 291292293 294 295 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31139|排名: 7

快速发帖

浏览过的版块

站长推荐 /3