请教：FPGA静态时序分析与后仿真的区别

acan375 · 发表于 2009-12-2 10:43:55

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

FPGA静态时序分析与后仿真有什么区别，那个更全面一点？是不是做了时序分析就不用做后仿了？

ll28 · 发表于 2009-12-2 11:36:44

我的理解：静态时序分析主要给出的是FPGA内部的延时，后仿真是根据你给出的输入延时结合内部的延时给出的仿真结果。

mafan88 · 发表于 2009-12-2 20:55:43

静态时序分析侧重时序路径，后仿真侧重功能的实现

sunny198349 · 发表于 2009-12-2 23:42:25

function如果在RTL阶段已经验证通过了的话，如果你可以确定你的STA一定是正确的话，完全没有必要做后仿，
但是又有谁可以确定STA一定是正确的？？？
所以后仿大部分是买个安心，看看会不会有timing violation。
如果没有，基本上可以说明STA是正确的，
如果有，就要回过头去检查一下STA了。

当然后仿也有可能检查出一些function的错误，
比如挂上SDF以后，你有可能发现IC的IO的delay不balance，
有可能导致nand、sdram等fail，
但是几率比较小。

写完才发现你问的是FPGA的STA和后仿，
还以为是IC滴，
不过道理都差不多。