在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 6197|回复: 19

[求助] 有没有反综合工具(gate ->verilog)

[复制链接]
发表于 2014-1-23 15:14:56 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
现在我想把晶体管级电路逆转换到verilog,请问有没有这样的工具啊?
发表于 2014-1-23 15:17:44 | 显示全部楼层
要是有成熟的,做反向岂不无敌了
发表于 2014-1-23 16:15:28 | 显示全部楼层
少年你骨骼惊奇,思想独特,中国IC振兴就靠你了
发表于 2014-1-23 23:22:41 | 显示全部楼层
有,你自己的脑袋
发表于 2014-1-24 08:01:04 | 显示全部楼层
想过这方面的事,门级的有可能。
发表于 2014-1-24 15:41:54 | 显示全部楼层
即使反向了,估计可读性也很差
发表于 2014-1-26 10:49:16 | 显示全部楼层
要是能做出来,可读性又好,弄个公司,市值超苹果指日可待
 楼主| 发表于 2014-1-26 11:34:20 | 显示全部楼层
gate <-->verilog 基本就是映射的关系,我觉得要做的话也是能够实现的。
EDA公司是不会做这个工具的,因为用这个做逆向就太方便了。看来这个得靠中国创新了~~
发表于 2014-1-26 14:31:16 | 显示全部楼层
回复 8# heshufeng


   楼主思想独特,霸气侧漏,是逆向届的领袖人物啊
发表于 2014-1-26 15:33:45 | 显示全部楼层
神一样的想法,已经领先我们几个世纪了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 22:27 , Processed in 0.025721 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表