EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 11 |主题: 31196|排名: 15

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 277 278 279 280281282 283 284 ... 892 / 892 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] vivado老是报multi driver是怎么回事啊。而且basys3上的数码管总是微微亮起	白泽 2017-4-16	24343	菜鸟要飞 2017-4-17 08:51
[求助] Memory Bist 的设计流程	yichaoren 2017-4-11	12558	t28user 2017-4-16 22:20
Verilog中如何使用D触发器来实现延时 ...2	angela 2004-7-11	1316418	mhyou 2017-4-16 12:48
[求助] 初学者求助，有人完成过《基于Xilinx FPGA的OFDM通信系统基带设计》这本书附的代码吗	starcraft14 2017-4-15	01913	starcraft14 2017-4-15 22:29
[解决] 请问：网口芯片TLK100用mdio读到任意一个寄存器的值都是0101?	zhanyue1 2017-4-12	12520	zhanyue1 2017-4-15 17:47
[解决] 为什么按顺序向左移位数据会丢失？	zhanyue1 2017-4-14	53020	zhanyue1 2017-4-14 17:57
[讨论] 发现大家的开发都是在linux下做的啊？	gg9132qq 2011-9-4	85538	yudian973 2017-4-14 17:25
[求助] xilinx clocking wizard动态重配中怎样配置DAADDR,DCLK,DI？最好给出一个实例代码	lidadan00 2015-9-5	11961	3011204070 2017-4-14 14:54
[求助] 求助，下面的verilog代码起了什么作用。看的时候没有明白	醉月含 2017-4-14	01960	醉月含 2017-4-14 11:59
[原创] 用于数字综合的.lib文件是用什么产生的？ - [已解决]	typhoon222 2017-4-13	12592	杰克淡定 2017-4-13 17:44
[求助] gtp/gtx调试问题	renjamin 2014-11-6	85956	320070921971 2017-4-13 14:39
[原创] ZYNQ设计心得 ...2 3	yans6 2014-5-15	2612568	chenershan23 2017-4-12 23:37
[求助] 如何实现I2C的数据连续写入	chang75161 2017-4-5	23733	花涛 2017-4-12 10:07
[求助] 计数器要如何写才能通过LEDA检查?	freasy 2010-10-24	94674	lihongpengtd 2017-4-12 09:28
[求助]请介绍一下时钟抖动的含义。 ...2 3	brotherjam 2004-8-12	2312669	tangyuxiang 2017-4-11 21:06
[求助] 求教时钟抖动Jitter对电路性能的影响	绿茶盖儿 2013-10-9	46909	tangyuxiang 2017-4-11 21:00
[求助] 有人有neuromodeler这个软件吗。网上一直搜索不到	wengwenwen 2016-9-23	12610	zymromo 2017-4-11 19:09
[资料] 求 Mentor Graphics AMS window 版本	lllyyy625 2011-8-6	73903	wx020 2017-4-11 19:07
[求助] modelsim仿真出现的白色虚线求解释	tjy389945230 2012-4-19	26649	一涧天有梦想 2017-4-11 16:44
[求助] 关于xilinx在Vivado下时序仿真问题	春风十里 2017-4-11	12449	alex_leexiao 2017-4-11 15:07
[求助] modelsim 总是出现error loading design	cpagm@qq.com 2017-4-9	12605	njithjw 2017-4-11 09:54
[求助] FPGA从IBUF到OBUF的最短路经 ...2	cuizehan 2011-3-25	1417958	cyzhai 2017-4-11 09:41
[求助] 用ICC 读DC 写出的网表报 module name too long	zuoyedeyu 2017-4-10	12236	dqy1987 2017-4-10 22:50
[求助] 谁用过Synplicity.Certify软件，想请教个问题 ...2 3 4 5	along153 2010-1-20	4115952	14268297 2017-4-10 15:30
[求助] 高低位连续异或有什么意义	yyz1988 2016-5-30	53956	花涛 2017-4-10 15:21
谁有华为testbench编码这个参考啊 ...2	xinu2009 2009-8-24	119889	教父 2017-4-10 13:49
[求助] 亚稳态可以消除吗？ ...2	109010118 2014-12-25	168871	教父 2017-4-10 13:48
[求助] ise调用modelsim仿真，如何在modelsim里修改代码后编译重新生成仿真波形	林卓凡 2017-4-9	12291	konrad_26 2017-4-10 13:21
[求助] 求推荐一款一万左右的Xilinx的FPGA，做语音识别的	fenglichen 2017-4-9	02053	fenglichen 2017-4-9 19:18
[求助] 求助，哪位大神哪里有NOC的verilog	醉月含 2017-4-9	01779	醉月含 2017-4-9 17:30
[原创] 请教个问题，FPGA的MMCM产生的时钟是可以寄存器配置的么？	atlandis 2017-4-9	01548	atlandis 2017-4-9 17:11
[原创] 承接Synopsys开发工具破解与安装QQ1014003606	adamite0 2017-4-9	01685	adamite0 2017-4-9 15:57
[求助] 请问谁有华为testbench编码这个参考资料吗？？？	kangxiaoxiao 2017-4-9	01979	kangxiaoxiao 2017-4-9 12:13
[资料] Topweaver SoC integration tool	cephalus 2017-4-9	02429	cephalus 2017-4-9 09:44
[原创] 基于至简设计法的数字时钟设计	mdykj33 2017-2-15	41853	mdykj33 2017-4-8 17:46

1 ... 277 278 279 280281282 283 284 ... 892 / 892 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 11 |主题: 31196|排名: 15

快速发帖

浏览过的版块

站长推荐 /1